一种led驱动芯片的封装结构的制作方法
【技术领域】
[0001] 本实用新型属于集成电路领域，尤其涉及一种LED驱动芯片的封装结构。
【背景技术】
[0002] 当今时代，电子行业迅猛发展，LED发光产品以寿命长、发热低、节能以及环保等特 点，使得其在照明领域得到广泛地应用，而作为驱动LED的恒压驱动芯片也越来越趋向于 更低成本、更小体积的设计。
[0003] 芯片封装是采用外壳将半导体集成电路芯片密封起来，起到安放、固定、密封、保 护芯片和增强电热性能的作用。传统的LED恒压驱动芯片采用16脚封装，即LED恒压驱动 芯片引脚的数量为16,参照图1，封装后的管脚定义为：
[0004] 管脚1?7、15为八个恒压驱动端口（Q0?Q7)，应用时每个端口与LED灯的阴极 相连接；
[0005] 管脚8为GND :芯片接地端口，应用时接电源负极；
[0006] 管脚16为VDD :芯片接电源端口，应用时接电源正极；
[0007] 管脚14为SER :显示数据输入端口；
[0008] 管脚13为石：驱动端□的使能端，应用时接电源负极；
[0009] 管脚12为RCK :数据锁存信号输入端口；
[0010] 管脚11为SCK :时钟信号输入端口；
[0011] 管脚10为瓦^:移位寄存器复位端口，应用时接电源正极；
[0012] 管脚9为Q7' ：显示数据输出端口，应用时接下一级芯片的数据输入端口。
[0013] LED恒压驱动芯片的内部结构如图2所示，控制显示屏的灰度数据从SER端口输 入，灰度时钟从SCK端口输入，下一级的灰度数据从Q7'端口输出，为移位寄存器的复 位信号，低电平将移位寄存器复位，在显示屏的应用中，此端口接VDD信号。移位寄存器将 串行数据转换为并行数据传输给锁存器，在RCK信号有效时锁存数据，锁存后的数据输入 到恒压驱动模块，数据和使能端口（石）共同控制驱动端口 QO?Q7是否开启，石端口为低 电平时，数据输出到恒压驱动端口。
[0014] 在显示屏应用中，G端口接GND，即使能端口一直开启，然而，封装成本又与封装 管脚数量息息相关，这些赋常值的端口造成芯片封装成本难以降低的因素，阻碍了芯片的 推广。 【实用新型内容】
[0015] 本实用新型实施例的目的在于提供一种LED驱动芯片的封装结构，旨在解决目前 恒压驱动芯片引脚多，封装成本高的问题。
[0016] 本实用新型实施例是这样实现的，一种LED驱动芯片的封装结构，包括封装外壳 和芯片晶粒，所述封装外壳具有16个封装管脚，分别为：驱动管脚（QO?Q7)、芯片接地管 脚（GND)、芯片接电源管脚（VDD)、显示数据输入管脚（SER)、显示数据输出管脚（Q7'）、数据 锁存信号输入管脚（RCK)、时钟信号输入管脚（SCK)、使能管脚（石）、移位寄存器复位管脚 ()，所述芯片晶粒具有14至16个引脚，所述使能管脚（δ )和/或所述移位寄存器 复位管脚（与所述芯片晶粒之间无封装打线连接。
[0017] 进一步地，所述芯片晶粒具有16个引脚，包括使能引脚和复位引脚，所述使能引 脚连接低电平电压和/或所述复位引脚连接高电平电压。
[0018] 进一步地，所述芯片晶粒具有15个引脚，包括复位引脚，不包括使能引脚；
[0019] 所述使能管脚（石）与所述芯片晶粒之间无封装打线连接；
[0020] 所述复位引脚与所述移位寄存器复位管脚（)之间无封装打线连接，且所述 复位引脚连接高电平电压，或所述复位引脚与所述移位寄存器复位管脚（)之间具有 封装打线连接。
[0021] 进一步地，所述芯片晶粒具有15个引脚，包括使能引脚，不包括复位引脚；
[0022] 所述移位寄存器复位管脚（互^ )与所述芯片晶粒之间无封装打线连接；
[0023] 所述使能引脚与所述使能管脚（石）之间无封装打线连接，且所述使能引脚连接 低电平电压，或所述使能引脚与所述使能管脚（石）之间具有封装打线连接。
[0024] 更进一步地，所述芯片晶粒具有14个引脚，不包括使能引脚和复位引脚；
[0025] 所述使能管脚（石）和所述移位寄存器复位管脚（)与所述芯片晶粒之间无 封装打线连接。
[0026] 更进一步地，所述封装结构采用高分子聚合物封装。
[0027] 更进一步地，所述封装打线材料为金线或铜线。
[0028] 本实用新型实施例在封装过程中，将芯片中具有固定设置的封装管脚不与对应的 芯片晶粒引脚封装打线连接，使之在应用时悬空，同时将对应的芯片晶粒引脚在芯片内部 给予预设值，或通过集成电路结构优化掉对应引脚，从而在实现显示要求的前提下节省了 封装成本，提高抗干扰能力。
【附图说明】
[0029] 图1为现有LED恒压驱动芯片封装管脚图；
[0030] 图2为现有LED恒压驱动芯片的内部结构图；
[0031] 图3为本实用新型第一实施例提供的LED驱动芯片的封装结构图；
[0032] 图4为本实用新型第二实施例提供的LED驱动芯片的封装结构图；
[0033] 图5为本实用新型第三实施例提供的LED驱动芯片的封装结构图；
[0034] 图6为本实用新型实施例提供的芯片封装俯视图。
【具体实施方式】
[0035] 为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施 例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释 本实用新型，并不用于限定本实用新型。
[0036] 本实用新型实施例在封装过程中，将芯片中具有固定设置的封装管脚不与对应的 芯片晶粒引脚封装打线连接，同时将对应的芯片晶粒引脚在芯片内部给予预设值，或通过 集成电路结构优化掉对应引脚，从而节省了封装成本。
[0037] 作为本实用新型一实施例，该LED驱动芯片的封装结构，包括封装外壳和芯片晶 粒（又称为管芯、Dies或裸芯片），所述封装外壳具有16个封装管脚（PIN)，分别为：驱动 管脚（Q0?Q7)、芯片接地管脚（GND)、芯片接电源管脚（VDD)、显示数据输入管脚（SER)、显 示数据输出管脚（Q7'）、数据锁存信号输入管脚（RCK)、时钟信号输入管脚（SCK)、使能管 脚（石）、移位寄存器复位管脚（)，所述芯片晶粒具有14至16个引脚（PAD)，所述使 能管脚（石）和/或所述移位寄存器复位管脚（)与所述芯片晶粒之间无封装打线连 接。
[0038] 优选地，该芯片晶粒具有16个引脚，包括使能引脚和复位引脚，使能引脚连接低 电平电压和/或复位引脚连接高电平电压。
[0039] 优选地，该芯片晶粒具有15个引脚，包括复位引脚，不包括使能引脚；
[0040] 使能管脚（G )与芯片晶粒之间无封装打线连接；
[0041] 复位引脚与移位寄存器复位管脚（互^ )之间无封装打线连接，且复位引脚连接 高电平电压，或复位引脚与移位寄存器复位管脚（^ )之间具有封装打线连接。
[0042] 优选地，芯片晶粒具有15个引脚，包括使能引脚，不包括复位引脚；
[0043] 移位寄存器复位管脚（瓦^ )与芯片晶粒之间无封装打线连接；
[0044] 使能引脚与使能管脚（&)之间无封装打线连接，且使能引脚连接低电平电压，或 使能引脚与使能管脚（G >之间具有封装打线连接。
[0045] 优选地，该芯片晶粒具有14个引脚，不包括使能引脚和复位引脚；
[0046] 使能管脚〔石）和移位寄存器复位管脚（瓦^ )与芯片晶粒之间无封装打线连 接。
[0047] 优选地，该封装结构采用高分子聚合物封装。
[0048] 优选地，该封装打线材料为金线或铜线。
[0049] 以下结合具体实施例对本实用新型的实现进行详细描述：
[0050] 图3示出了本实用新型第一实施例提供的LED驱动芯片的封装结构，为了便于说 明，仅示出了与本实用新型相关的部分。
[0051] 作为本实用新型一实施例，该LED驱动芯片的封装结构包括封装外壳Gl和芯片 晶粒G2,结合芯片封装俯视图6,芯片晶粒G2具有14-16个引脚PAD，封装外壳Gl具有16 个封装管脚PIN，分别为：恒压驱动管脚1?7、15 (Q0?Q7)、芯片接地管脚8 (GND)、芯片 接电源管脚16 (VDD)、显示数据输入管脚H(SER)、显示数据输出管脚9 (Q7'）、数据锁存信 号输入管脚12 (RCK)、时钟信号输入管脚11