专利名称：快速周边组件互连接口的信道整序方法及其相关装置的制作方法
技术领域：
本发明是有关于快速周边组件互连接口(PCI Express)，特别有关于一种快速周边组件互连接口的信道整序方法及其相关装置。
(2)背景技术个人计算机的周边装置所使用的标准总线，由早期的ISA接口、EISA接口、PCI33接口、不断演进到PCI66接口以及PCI133接口，尤其是PCI系列的标准接口更是近几年以来最为盛行的周边装置的标准连接接口。
快速周边组件互连(Peripheral Component Interconnect Express，简称PCIExpress，或简称快速PCI)接口，极有希望成为下一世代的标准接口；快速PCI采用点对点传输，而对每个端点而言，每个快速PCI的信道(lane)分别具有传送信号对和接收信号对，以目前已知的规格来说，快速PCI差动信号传输速度达2.5Gbps，就传收数据而言仅需四根实体信号线，其它共享的控制信号线则不予赘述，相较于PCI，快速PCI可以较少的硬件脚位实现更高的传输速率。快速PCI亦规范了单信道、四信道、八信道、十六信道、以及三十二信道等不同硬件规格，以符合不同周边装置应用的频宽需求，举例而言，绘图卡需要极大的传输频宽，适合以三十二信道的快速PCI接口实现；快速PCI接口在主机板上可以实施于北桥芯片或者南桥芯片。
快速PCI规格规范了接收器(receiver)与传送器(transmitter)的终端状态(termination)，包括阻抗(impedance)与共模电压(common mode voltage)等等。快速PCI规格规范了两种信道顺序正信道顺序(normal lane order)以及反信道顺序(reverse lane order)；图1显示具有四信道的快速PCI的反信道顺序连接示意图，左侧的四个快速PCI信道以反顺序连接右侧的四个快速PCI信道，两端可以藉由四信道的快速PCI插槽100进行耦接，亦即，四信道的快速PCI的反信道顺序为[信道0、信道1、信道2、信道3]对应耦接右侧的四个快速PCI信道[信道3、信道2、信道1、信道0]；另一种硬件耦接方式则为左侧的四个快速PCI信道以[信道0、信道1、信道2、信道3]依序对应耦接右侧的四个快速PCI信道[信道0、信道1、信道2、信道3]，两种快速PCI信道的耦接方式皆可为快速PCI规格所接受；但是，在芯片组设计厂商、主机板设计厂商以及周边装置设计厂商等不同厂商个别设计之下，仍然有可能发生设计上的错误，而导致周边装置无法运作。
(3)发明内容本发明揭示一种快速周边组件互连接口的信道整序方法，包含下列步骤发出多个有关快速PCI信道序列的封包告知周边装置，周边装置回复多个有关周边装置的快速PCI信道序列的封包，根据这些回复封包判断周边装置的快速PCI信道序列是否正确，以及若周边装置的信道序列不正确则适当地调整快速PCI信道的顺序。
本发明亦揭示一种快速周边组件互连接口的信道整序方法，包含下列步骤发出多个有关快速PCI信道序列的封包告知周边装置，周边装置根据这些有关快速PCI信道序列的封包适当地调整快速PCI信道的一顺序，以及重置并重新初始化快速PCI信道，使得经过调整后的快速PCI信道的对应关系符合正信道顺序或反信道顺序，而其中重置步骤可藉由发出重置封包或者改变共模电压的位准以重置个人计算机的桥接芯片组。
本发明进一步揭示一种快速PCI信道的整序装置，包含控制总线，用以传输多个控制信号；以及整序电路，用以输入第一多个快速PCI信道及输出第二多个快速PCI信道，其中整序电路将第一这些快速PCI信道路由至第二这些快速PCI信道，以响应于控制信号，使得第一这些快速PCI信道与第二这些快速PCI信道之间形成一对一的对应连接关系。
为使对本发明有最佳的了解，以下兹列举若干具体实施例，并配合附图进行说明，其中(4)
图1显示具有四信道的快速PCI的反信道顺序连接示意图；图2显示根据本发明的一具体实施例的信道整序电路方块图；图3显示根据本发明的一具体实施例的信道整序方法流程图；以及图4显示根据本发明的一具体实施例的具有快速PCI信道整序电路的周边装置芯片的相关系统方块图。
(5)具体实施方式
图2显示根据本发明的一具体实施例的信道整序电路方块图，适合实施于芯片200中，例如于个人计算机的桥接芯片(例如北桥芯片、南桥芯片)或者装置端的芯片内，于此具体实施例中，桥接芯片200内部提供快速PCI信道0、信道1、信道2、信道3，经过一整序装置210之后，才实际提供对外的硬件连接，例如是金属脚位或者金属球状接点；于此具体实施例中，主机板设计厂商将计算机桥接芯片200对外实施为连接快速PCI信道3、信道1、信道2、信道0，电源开启后，计算机桥接芯片200与周边装置会依照快速PCI的规格发出一连串的训练序列(training sequence)，首先，计算机桥接芯片200会预设周边装置的配置顺序也是信道0、信道1、信道2、信道3的依序对应耦接，计算机桥接芯片200端会先发出有关自己信道序列(ordering)的封包告知周边装置，周边装置会回复计算机桥接芯片200有关周边装置的序列的封包，计算机桥接芯片200于收到有关周边装置的信道序列的封包后，若计算机桥接芯片200发现周边装置的信道序列不符规格时，计算机桥接芯片200可通过控制总线220控制整序装置210，适当地调整计算机桥接芯片200内快速PCI信道的顺序，于此具体实施例中，通过整序装置210调整计算机桥接芯片200内快速PCI信道的顺序为快速PCI信道3、信道1、信道2、信道0，举例来说，整序装置210包含四个选择器(selector)212、214、216、218，各选择器用以将计算机桥接芯片200内的快速PCI信道择一对应耦接至外部快速PCI信道，在硬件设计阶段，可以利用状态机器(state machine)设计，通过控制总线220发出适当信号改变整序装置210中选择器212、214、216、218的路由路径，使得计算机桥接芯片200内的快速PCI[信道0、信道1、信道2、信道3]正确地路由至外部PCI[信道0、信道1、信道2、信道3]，或者，反相整序为将计算机桥接芯片200内的快速PCI[信道0、信道1、信道2、信道3]路由至外部PCI[信道3、信道2、信道1、信道0]，其中，每个信道包含四条信号线；然后，计算机桥接芯片200可以重置双方的初始化程序，举例而言，计算机桥接芯片200可发出重置封包或者藉由改变共模电压，致使双方重新开始初始化程序，也就是说，重新发出一连串的训练序列，确保双方的外部PCI信道顺序的正确性，并允许系统厂商在电路布局上的最佳弹性，其中重置封包可以藉由主张(assert)于训练序列中的热重置控制位超过一次以上而实现。应注意到，整序装置210的设计亦适合实施于装置端的芯片中，当主机端告知装置端的芯片其信道顺序后，装置端的芯片即对应调整芯片内部快速PCI信道的顺序，然后，装置端的芯片可重置双方的初始化程序，以便利系统厂商的电路布局设计，并提高快速PCI信道的高速信号传输品质。
图3显示根据本发明的一具体实施例的信道整序方法流程图，从步骤300开始，进入步骤310，由计算机桥接芯片端发出有关自己信道序列的封包告知周边装置；于步骤320，周边装置会回复计算机桥接芯片有关周边装置信道序列的封包给计算机桥接芯片，举例来说，各个信道回复的封包包含多个字节，其中一字节会显示其信道顺序号为何；于步骤330，判断信道序列是否正确；若信道序列不正确，则于步骤332适当地调整计算机桥接芯片内快速PCI信道的顺序，使得经过信道整序后的快速PCI信道的对应关系符合正信道顺序或者反信道顺序，然后由步骤334重新初始化快速PCI的链接。
图4显示根据本发明的一具体实施例的具有快速PCI信道整序电路的周边装置芯片的相关系统方块图，周边装置芯片400以适配卡的形式插置于快速PCI插槽420上，耦接至主机板上的芯片组440，芯片组440的左侧依序提供快速PCI信道0、信道1、信道2、信道3，以耦接快速PCI插槽420；周边装置芯片400提供四个外部快速PCI信道412、414、416、418，如果以习知技术的实施方式，四个快速PCI信道412、414、416、418分别对应周边装置芯片400的快速PCI信道的信道0、信道1、信道2、信道3，则主机板厂商只要将周边装置芯片400顺时针旋转45度，便可直接以最短距离及迹线(trace)转折数，耦接快速PCI插槽420，但若四个快速PCI信道412、414、416、418分别对应周边装置芯片400的快速PCI信道的信道3、信道2、信道1、信道0；而当此周边装置芯片400受到主机板上众多组件摆置的排挤，迫使无法如图4那样，将周边装置芯片400与芯片组440摆置成一左一右的相对关系，适必造成迹线转折数增多以及路线增长的结果，导致阻抗以及电感电容效应增加，而快速PCI所传输的速率至少高达2.5Gbps，对于如此高频信号的传输极为不利，实施本发明正可克服此重大缺点。
于此具体实施例中，周边装置芯片400具有整序装置402，类似图2的整序装置210，周边装置芯片400内的电路设计提供四个快速PCI信道404、406、408、410，依序对应快速PCI信道的信道0、信道1、信道2、信道3，系统厂商可以依照自己需求将外部快速PCI信道412、414、416、418对应布局至快速PCI插槽420端，首先，芯片组440向周边装置芯片400发出有关自己信道序列的封包，当周边装置芯片400根据芯片组的快速PCI信道序列的封包，发现其快速PCI信道序列不正确时，则发讯整序装置402，适当调整周边装置芯片400内部四个快速PCI信道404、406、408、410的对应关系，以完成快速PCI信道的正确耦接关系，然后重新初始化快速PCI的链接；当然，若芯片组的快速PCI信道序列正确时，则周边装置芯片400无须进行整序调整与重新初始化快速PCI的链接的动作。
上述具体实施例是以四个快速PCI信道作为说明。相较于先前技术，以目前北桥芯片为例，其北边连接中央处理器总线，右边连接动态随机存取存储器，南边连接南桥芯片，左边连接AGP(advanced graphic port)总线；根据快速PCI信道的规格将来会取代AGP总线，例如为三十二信道的快速PCI，而北桥芯片长久以来就是一种接垫数限制(pad limited)的芯片，北桥芯片本身的出脚(或者出球，ball out)受到严重限制，而主机板厂商在其主机板上也需摆置众多组件，因此不论是主机板上的相关芯片或者快速PCI插槽的迹线布局都将受到严重限制与彼此影响，而且，快速PCI正是为高速信号传输所制定，过长的迹线与转折，或者强迫某些迹线穿过其它金属层以避开其它迹线，都将影响到信号传输品质以及迹线所占据的主机板面积。
纵上所述，本发明揭示一种快速周边组件互连接口(简称快速PCI)的信道整序方法，包含下列步骤发出多个有关快速PCI信道序列的封包告知周边装置，周边装置回复多个有关周边装置的快速PCI信道序列的封包，根据这些回复封包判断周边装置的快速PCI信道序列是否正确，以及若周边装置的信道序列不正确则适当地调整快速PCI信道的顺序。
本发明揭示亦揭示一种快速周边组件互连接口的信道整序方法，包含下列步骤发出多个有关快速PCI信道序列的封包告知周边装置，周边装置根据这些有关快速PCI信道序列的封包适当地调整快速PCI信道的一顺序，以及重置并重新初始化快速PCI信道，使得经过调整后的快速PCI信道的对应关系符合正信道顺序或反信道顺序，而其中重置步骤可藉由发出重置封包或者改变共模电压的位准以重置个人计算机的桥接芯片组。
本发明进一步揭示一种快速PCI信道的整序装置，包含控制总线，用以传输多个控制信号；以及整序电路，用以输入第一多个快速PCI信道及输出第二多个快速PCI信道，其中整序电路将第一这些快速PCI信道路由至第二这些快速PCI信道，以响应于控制信号，使得第一这些快速PCI信道与第二这些快速PCI信道之间形成一对一的对应连接关系。
以上所揭示的具体实施例的说明及附图，是为便于阐明本发明的技术内容及技术手段，并不欲拘限本发明的范畴。凡是一切针对本发明的结构细部修饰、变更，或者是组件的等效替代、置换，当不脱离本发明的发明精神及范畴，其范围将由以下的权利要求来界定的。
权利要求
1.一种快速周边组件互连接口(PCI)的信道整序方法，包含下列步骤发出多个有关快速PCI信道序列的封包告知一周边装置；该周边装置回复多个有关周边装置的快速PCI信道序列的封包；根据这些回复封包判断周边装置的快速PCI信道序列是否正确；以及若周边装置的信道序列不正确则适当地调整快速PCI信道的顺序。
2.如权利要求1所述的快速周边组件互连接口的信道整序方法，其特征在于，该回复步骤中的各回复封包包含多个字节，这些字节的一字节显示一信道顺序号。
3.如权利要求1所述的快速周边组件互连接口的信道整序方法，其特征在于，经过调整后的快速PCI信道的对应关系符合一正信道顺序。
4.如权利要求1所述的快速周边组件互连接口的信道整序方法，其特征在于，经过调整后的快速PCI信道的对应关系符合一反信道顺序。
5.如权利要求1所述的快速周边组件互连接口的信道整序方法，其特征在于，还包括一重置该周边装置的步骤。
6.如权利要求5所述的快速周边组件互连接口的信道整序方法，其特征在于，该重置步骤是发出一重置封包以重置该周边装置。
7.如权利要求5所述的快速周边组件互连接口的信道整序方法，其特征在于，该重置步骤是改变一共模电压以重置该周边装置。
8.如权利要求5所述的快速周边组件互连接口的信道整序方法，还包括一重新开始一初始化程序的步骤。
9.一种快速周边组件互连接口(PCI)的信道整序方法，包含发出多个有关快速PCI信道序列的封包告知一周边装置；该周边装置根据这些有关快速PCI信道序列的封包适当地调整快速PCI信道的一顺序；以及重置并重新初始化快速PCI信道。
10.如权利要求9所述的快速周边组件互连接口的信道整序方法，其特征在于，各有关快速PCI信道序列的封包包含多个字节，这些字节的一字节显示一信道顺序号。
11.如权利要求9所述的快速周边组件互连接口的信道整序方法，其特征在于，经过调整后的快速PCI信道的对应关系符合一正信道顺序。
12.如权利要求9所述的快速周边组件互连接口的信道整序方法，其特征在于，经过调整后的快速PCI信道的对应关系符合一反信道顺序。
13.如权利要求9所述的快速周边组件互连接口的信道整序方法，其特征在于，该重置步骤是发出一重置封包以重置一个人计算机的一桥接芯片组。
14.如权利要求9所述的快速周边组件互连接口的信道整序方法，其特征在于，该重置步骤是改变一共模电压以重置一个人计算机的一桥接芯片组。
15.一种快速PCI信道的整序装置，包含一控制总线，用以传输多个控制讯号；以及一整序电路，用以输入第一多个快速PCI信道及输出第二多个快速PCI信道，其中该整序电路将这些第一快速PCI信道路由至这些第二快速PCI信道，以响应于这些控制信号，使得第一这些快速PCI信道与第二这些快速PCI信道之间形成一对一的对应连接关系。
16.如权利要求15所述的快速PCI信道的整序装置，其特征在于，该整序电路包含多个选择器，各选择器用以将第一这些快速PCI信道择一对应耦接至第二这些快速PCI信道其中之一快速PCI信道。
17.如权利要求15所述的快速PCI信道的整序装置，其特征在于，这些第一快速PCI信道的数量是等于这些第二快速PCI信道的数量。
18.如权利要求15所述的快速PCI信道的整序装置，其特征在于，其是整合于个人计算机的一桥接芯片组中。
19.如权利要求15所述的快速PCI信道的整序装置，其特征在于，其是整合于个人计算机的一周边装置的一芯片中。
全文摘要
一种快速周边组件互连接口(PCI)的信道整序方法及其相关装置，该方法包含下列步骤发出多个有关快速PCI信道序列的封包告知周边装置，周边装置回复多个有关周边装置的快速PCI信道序列的封包，根据这些回复封包判断周边装置的快速PCI信道序列是否正确，若周边装置的信道序列不正确则适当地调整快速PCI信道的顺序，使得经过调整后的快速PCI信道的对应关系符合正信道顺序或反信道顺序，以及重置并重新初始化快速PCI信道。
文档编号G06F13/10GK1584858SQ0315516
公开日2005年2月23日 申请日期2003年8月22日 优先权日2003年8月22日
发明者林志荣 申请人:创惟科技股份有限公司