专利名称:数据转换装置的制作方法
本发明涉及数据转换装置，特别是，但不是唯独地涉及数据通信系统中诸线路插件之间的一种数据转换装置。
在通信系统中往往需要将数据块在系统内从一个线路插件传输到另一个线路插件上。一般线路插件的容量应能满足来自相应数目的终端的八个数据端口的要求，各端口在每个方向上以高达16千位/秒的速率工作。这样，假设拟采用的系统在若干插件上具有64个数据端口，则各路的总的速率将为1兆位/秒。信号的发送采用串行发送方式也较为有利，因为可以减少所需要的相互连接的数目。
用这类系统进行标准高数据链路通信(HDLC)是不实用的，因为各数据块就得按规定的路线从线路插件发送到一个HDLC主控制器，再由该HDLC主控制器把数据发送到目的地。对这类系统来说，数据的最低速率超过2兆位/秒，因而会由于缺乏现成的高速HDLC器件和线路插件处理器所需要的工作负荷技术条件而不得不放弃。
解决这个线路插件至线路插件的通信问题，是可以应用固定链路或局部地区网络(LAN)来实现的，但这种选择方案花费大，因而必须放弃。
本发明的一个目的是提供一种既实用又不太贵的转换装置。
根据本发明的一个实施例，本发明提供的一种时分多路复用转换系统包括多个通过一时分多路复用数据总线互连的数据转换组和中央处理装置，各所述转换组包括多个与数据接口装置连接的数据终端，接口装置则包括有关所连接的数据终端的缓冲存储装置，和根据来自中央处理装置的数据将数据转移到数据总线上和从数据总线上转移的控制装置，系统中各终端只有当中央处理装置中的数据经汇集准备发送时才访问中央处理装置，中央处理装置在这样受访问时分配发送和/或接收时隙，并将限定该时隙或各时隙的数据转移到与发送和接收数据终端有关的相应控制装置上，各组中的控制装置使来自发送终端的数据被存储在缓冲存储装置中并加以分段，各数据段又与控制数据结合起来，并在所分配的时隙内发送到数据总线上。
现在参照附图仅以举例的形式介绍本发明的一个实施例。附图中图1是根据本发明的包括有一数据控制元件的进行数据转换的装置的示意图;
图2是在图1中所包括的数据控制元件的示意图;
图3是图1装置的一般时间帧的说明。
图1是根据本发明进行数据转换的装置的示意图。中央处理机单元(CPU)1接到终端3的数据准备就绪可以发送的指示，于是CPU1就在网络总线5中指定发送和接收的时隙，所需的“建立”信令就被传送到终端3和数据接口装置9。这里介绍的实施例中，各数据接口装置9具有端口11，能连接八个数据终端3。
这样，在两终端3之间进行数据传输的一般程序如下(ⅰ)数据准备就绪信号从终端3发送到CPU1;
(ⅱ)CPU1通过发送“建立”信号给与发送和接收的终端3相联的两数据接口装置9分配转移数据用的发送和接收时隙;
(ⅲ)数据从发送的终端3′馈送到接口装置9′，在接口装置9′中经缓冲(buffer)后加以控制;
(ⅳ)来自接口装置9′的数据在分配给它的时隙中发送出去，并在相应的接收时隙中为接口装置9所接收。
(ⅴ)接收到的数据通过接口装置9馈到终端3。
因此本发明的一个重要方面是数据接口装置9，如图2所示。
DLIC器件21能经由其并行总线访问随机存取存储器(RAM23)，在64个时隙中的一个时隙中在RAM与串行总线22之间转移数据。在例示的实施例中，RAM23按大致50/50的比例为DLIC21和线路插件处理器25所分享。
数据在线路插件处理器25中被缓冲作为串行存储，字节长度字段从缓冲器中分离出来并与控制数据的另一字节结合起来。线路插件处理器25指示选择器元件27启动RAM23，指定地址并指示将数据读入或写入RAM23中。终端3数据的字节和结合的控制数据的字节沿数据总线29从线路插件处理器25传输到RAM23。两个收发两用机接口31、33在总线29中起引导所传输数据的作用。
鉴于这类系统额定的最大数据速率通常为16千位/秒，因此只用每第四个时隙来载送数据。于是另一个时隙可用以发送信令信息，其余的两个时隙使线路插件处理器25可以访问RAM23，往其中写入数据，并从其中接收数据。一般的时间帧的说明如图3所示。应用八个终端时，RAM23的容量为32字节，即各终端有一个发送控制字节和数据字节。
来自终端3并存储在RAM23中的数据通过DLIC21在发送时隙中发送到接收终端，接收终端则将其数据在终端3的接收时隙(即接收终端的发送时隙)中发送到源终端3。这被接收的数据经由DLIC21并沿着数据总线29传送到RAM23，在RAM23中存储起来。此接收到的存储数据在分配给线路插件处理器25供访问RAM23用的两个时隙中通过总线被再传送到终端3。
在大的系统中，发送和接收总线系连接到一个将各信道互连的时间开关上。在较小的系统中，发送和接收导线可以连接在一起，开关功能则由DLIC本身执行。
在最差的情况条件下，线路插件处理器25每500秒中断一次，因此有250秒的时间执行16次读操作和16次写操作。当没有建立数据通话时就无需中断。
不难理解，上述具体的实施例不难加以改变，包括将数据速率或数据信道的数目加倍，方法是重新分配时隙，以便每四个时隙提供1个控制时隙、2个数据时隙和1个处理器访问时隙。实际上，数据选择器、收发两用机和RAM片可以用一个单片双端一RAM代替，这样可以减少元件的数目，从而降低制造成本。
本发明的另一个可供选择的实施例是把终端数据“分包”。这可在应用八个终端时设一个8千字节的RAM来实。该RAM给各终端分配1千字节的存储量，以便划分成相应的发送和接收的存储字节。
数据按HDLC般的格式分包，数据前面是控制字节，后面是有效数据。效率随数据对控制字节比率的增加而提高。数据包中的字节从总线上顺次发送和接收下来，每个字节被一个帧(125秒)所分隔开。
权利要求
1.一种时分多路复用转换系统，其特征在于，该系统包括通过时分多路复用数据总线互连的多个数据转换组和中央处理装置，各所述的转换组包括与数据接口装置相连接的多个数据终端，接口装置则包括有关所连接的数据终端的缓冲存储装置，和根据来自中央处理装置的数据将数据转移到数据总线上和从数据总线上转移的控制装置，系统中各终端只有当中央处理装置中的数据经汇集准备发送时才访问中央处理装置，中央处理装置在如此受访问时分配发送和/或接收时隙，并将限定该时隙或各时隙的数据转移到与发送和接收数据终端有关的相应控制装置上，各组中的控制装置使来自发送终端的数据被存储在缓冲存储装置中并加以分段，各数据段又与控制数据结合起来，并在所分配的时隙中发送到数据总线上。
2.如权利要求
1所述的时分多路复用转换系统，其特征在于，分段了数据系从缓冲存储装置转移到另一个存储装置中，并在所分配的时隙之前一直存储在该存储装置中。
3.如权利要求
2所述的时分多路复用转换装置，其特征在于，在数据接口装置中接收到的分段了的数据是存储在存储器装置中，控制装置则轮流停止控制来自各段的数据，并在缓冲存储器中重新汇集原数据，以便转移到接收终端上。
4.如权利要求
2所述的时分多路复用转换系统，其特征在于，所述存储装置是个随机存取存储器(RAM)。
5.如以上任一权利要求
所述的时分多路复用转换系统，其特征在于，缓冲数据段的长度为八位。
6.如权利要求
2、3、4或5所述的时分多路复用转换系统，其特征在于，所述的存储器装置存储八字节段的数据。
7.如权利要求
2、3、4或5所述的时分多路复用转换系统，其特征在于，所述的存储器装置存储千字节段的数据。
8.基本上象上面参照附图所介绍的那种时分多路复用转换系统。
专利摘要
一种数据转换装置，具有由一时分多路复用数据总线互连的多个数据转换组，各数据转换组包括具有在发送时隙中发送数据之前或当在接收时隙中从另一个终端收到数据时存储来自各终端的数据段的能力的数据接口装置。各时隙最初由中央控制单元指定。
文档编号H04L12/52GK87107876SQ87107876
公开日1988年7月20日 申请日期1987年11月13日
发明者戴维·詹姆斯·莱克 申请人:普列斯海外有限公司导出引文BiBTeX, EndNote, RefMan