减少功耗的信号处理方法和装置的制作方法

专利名称：减少功耗的信号处理方法和装置的制作方法
技术领域：
本发明一般地涉及减少功耗的信号处理方法和装置，尤其涉及连带地控制接收器中的电源电压和时钟频率以减少功耗的技术。
背景技术：
便携式通信设备，例如移动电话，以及包括无线通信的便携式计算设备，例如PDA(个人数字助理)的设计中一个重要因素是通信电路的功耗。这对于电池寿命从而对于设备大小和重量具有直接影响。与可接受通信性能一致地、尽可能多地减少功耗是重要的，并且本发明满足该需求。
通常，减少功耗的尝试已经集中在研发硅技术以使得它能够以较低的电源电压操作上，以及集中在仔细详尽的电路设计上。新近，称作动态电压缩放(DVS)的技术已经被提出，以减少通用便携式计算设备的功耗。DVS的操作将简要地回顾。
动态逻辑电路的功耗与电路操作的频率相关，概括地讲，因为每次逻辑电路内的节点做跃迁时，与该节点相关联的电容必须充电或放电，需要依赖于电容并且依赖于节点必须充电或放电的电压的能量。因此，逻辑电路功耗的第一次近似值由下面的公式1给出，其中可以看出功耗与操作频率近似成正比。
P=ΣinodesFitransCiVi2]]>(公式1)其中P是电路消耗的功率，Ftrans是给定节点i的跃迁(操作)频率，Ci是节点i的电容，并且Vi是节点i的电源电压。
从公式1中可以看出，功耗可以简单地通过减小逻辑电路的操作频率来减少。但是，更多的功率节省在最大操作频率与电压相关的某些逻辑电路例如CMOS(互补金属氧化物半导体)电路中是可能的。因此，CMOS或类似微处理器的电源电压也可以减小，当处理器的操作频率被减小以提供更多、二次方缩放的功率节省时。
目前，DVS在移动计算应用中使用，通常操作系统估计系统上装载的历史(通常确定空闲消耗的时间)，然后设置操作频率和电压。这实现起来直接但是不适合实时处理，因为这种算法不考虑在实时操作中隐含的处理约束。出于这个原因，DVS已经在实时数据处理中被避免。

发明内容
本发明满足DVS到用于通信链路的接收器中数据处理的应用，其中接收的信号必须基本上实时地处理。因此，虽然接收器可能以块处理接收的信号数据，或者可能使用迭代处理方法(例如turbo均衡)但是，概括地讲，接收器必须跟上进来的信号数据的速率。这里，从这种意义上，“实时”被使用。
根据本发明的第一方面，因此提供一种减少数据接收器中功耗的方法，该接收器被配置以使用基本上相同第一数据处理单元的重复实现来处理接收的信号，重复频率由第一数据处理单元的时钟频率来确定，该方法包括确定第一数据处理单元的重复实现的重复数目；根据确定的重复数目处理接收的信号；响应功率节省控制信号调节重复数目；以及响应控制信号连带地减小到第一数据处理单元的时钟频率和电源电压，以减少接收器功耗。
概括地讲，申请者已经认识到，与DVS到用于数据通信链路的接收器中实时处理的应用相关的困难可以减轻，其中实际上，数据处理器的计算吞吐量可以通过改变数据处理单元的重复实现的数目以及单元实现的重复频率来改变。更准确地说，DVS可以应用于实时处理，其中这种数据处理单元是时分多路复用的，假如多路复用单元的频率与电源电压变化组合地改变。因此，接收器可以被配置以基本上实时地处理接收的信号，并且上面的方法用来减少接收器的功耗同时维持该实时处理。
优选地，数据处理单元的重复实现(或者时分多路复用实现)的数目或频率被调节或控制以平衡功耗和其他因素例如测量的或期望的接收信号质量。因此，上述控制信号可以响应位出错率(BER)，信噪比和/或干扰电平，接收的数据类型(例如流媒体数据对其他数据)，期望的或协商的服务质量(QoS)，和/或操作环境(例如有效多路分量，数据率，和/或总的或剩余电池寿命)。概括地讲，功率节省控制信号指示可能的功率节省是可实现，而(处理)接收信号的质量基本上不减少或可接受的减少。
应当理解，在实施方案中，重复的数目仅需要偶尔调节，或者可能甚至指定为打开或者在默认配置文件中。也应当理解，为了减少功耗，调节应当减少数据处理单元实现的重复数目，虽然依赖于环境和/或情况，也可能存在增加重复数目的需要，例如在增加的处理功率发现是必需的或者期望的，例如以增加服务质量的情况下。
通常(虽然不是在所有情况下)，接收器将包括在第一数据处理单元的重复实现之后的进一步数据处理单元，并且在这种情况下，该方法优选地还包括异步地写入到中间数据缓冲器例如弹性存储器中或者从其中异步地读出，因为重复的(或者多路复用的)第一数据处理单元的时钟频率将通常与随后的数据处理的时钟频率不同步。
在实施方案中，一组操作模式可以被预先确定，每种模式具有相关的一对时钟频率和电源电压值，以及优选地，指示该模式功耗的功耗数据。这种数据可能根据接收器硬件和/或设计操作条件的范围预先确定。然后，该方法可能还包括根据操作条件选择这些模式中的一个，这简化了适当频率/电压组合的确定。
在一种实施方案中，第一数据处理单元包括耙式接收器耙指的至少一个相关器，优选地多个这种相关器或者基本上完整的耙指子处理器。该配置特别有利，因为它便于根据操作环境或需要的服务质量来适应接收器，从而减少接收器功耗。这是因为多路反射的数目，从而时分多路复用耙指的期望数量是可以依赖于接收器局部物理环境而显著改变的一个参数。
在另一种实施方案中，第一数据处理单元可以包括turbo均衡器或turbo解码器，或者其一部分，在这种情况下，处理单元的重复实现可以包括许多turbo均衡-解码或turbo解码重复。该重复数目可以以与先前描述概括地相同的方法改变。处理重复数目的可接收减小可以例如从先前接收的块，和/或代码字，和/或帧，和/或需要的服务质量来推断。
在另一种实施方案中，第一数据处理单元包括干扰消除器，例如WCDMA(宽带码分多路访问)系统中的公用信道干扰消除器或其一部分。
第一数据处理单元可能另外地或者作为选择地包括具有例如时分多路复用系数乘法的一个或多个有限脉冲响应(FIR)滤波器或信道均衡器结构。FIR滤波器可以具有例如根据信道跨度改变的、可变数目的FIR块单元的重复实现。在均衡器应用(也就是滤波器的特殊情况)中，技术人员将理解，像有效多路反射的数目一样，信道跨度(也就是符号周期中的信道长度)可能从一个物理位置到另一个而显著改变。
在另一种实施方案中，第一数据处理单元可以包括MLSE(极大似然序列估值)信道均衡器的单元，例如分支度量处理器。再次，技术人员将认识到，信道计算的状态空间的大小依赖于信道跨度和状态数目。
在另一方面，本发明提供一种数据接收器的功率控制器，该接收器被配置以使用基本上相同第一数据处理单元的重复实现来处理接收的信号，重复频率由第一数据处理单元的时钟频率来确定，该功率控制器包括用于确定第一数据处理单元的重复实现的重复数目的装置；用于响应功率节省控制信号调节重复数目的装置；以及用于响应控制信号连带地减小到第一数据处理单元的时钟频率和电源电压以减少接收器功耗的装置。
再次，优选地，功率控制器包括异步缓冲器，例如弹性缓冲器或存储器，以便于与随后的数据处理阶段同步。本发明还提供包括功率控制器的接收器，例如先前描述的接收器。
在另一方面，本发明提供一种用于数据通信链路的接收器，该接收器被配置以使用基本上相同第一数据处理单元的重复实现、基本上实时地处理接收的信号，重复频率由第一数据处理单元的时钟频率来确定，该接收器包括连接到存储处理器可实现指令的指令存储器的控制处理器，该指令包括用于控制接收器以执行下列操作的指令重复地实现第一数据处理单元；调节实现的重复数目；以及根据调节连带地控制到第一数据处理单元的时钟频率和电源电压，以控制接收器的功耗。
本发明也提供处理器控制码，以便当运行时实现上述方法，功率控制器，和接收器。技术人员将认识到，该代码可以包括常规程序代码或微码或其他代码例如硬件描述码和/或设置或控制ASIC或FPGA的代码。本发明的实施方案可以使用DSP(数字信号处理器)或使用常规微处理器或微控制器来实现。处理器控制码可以提供在载体例如磁盘或CD-或DVD-ROM，可程式化的存储器例如只读存储器(固件)上或者在信号载体例如光或电信号载体上。技术人员将理解，本发明实施方案的代码可以分布在彼此通信的多个耦合元件之间。技术人员也将认识到，本发明的实施方案可以在硬件或软件中或者其组合中实现。


本发明的这些和其他方面现在将通过实例，参考附随附图来进一步描述，其中图1显示普通3G移动通信系统的结构；图2显示已知W-COMA耙式接收器的实例；图3、4和5分别显示广义耙式接收器，已知时分多路复用耙式接收器耙指，以及图4耙指的展开电路；图6显示包括具体化本发明一方面的DVS控制的时分多路复用耙式接收器；图7显示根据本发明一方面的接收器的实施方案；图8～12显示图7的时分多路复用数据处理单元的实施方案，分别包括耙指，干扰消除处理，有限脉冲响应滤波器，turbo均衡器-解码器，以及MLSE信号处理器；以及图13显示说明图7的接收器的实施方案操作的流程图。
具体实施例方式
在下文中，包括本发明方面的技术的实例将特别参考用于DS-COMA(直接扩展，码分多路访问)通信系统的，例如可以在3G移动通信网络中使用的耙式接收器来描述。但是，本发明实施方案的应用并不局限于这种接收器，并且可以以时分多路复用处理或者公用数据处理过程的重复实现或迭代的任意类型的通信接收器来使用。因此，例如，本发明的实施方案可以在无线局域网(WLAN)例如Hiperlan/2或IEEE 802.11a无线网络的移动终端中使用。
关于Hiperlan 2的更多细节，可以参考下面的文档ETSI TS 101761-1(V1.3.1)“Broadband Radio Access Networks(BRAN)；HIPERLAN Type 2；Data Link control(DLC)Layer；Part 1Basic DataTransport Functions(宽带无线电存取网络(BRAN)；HIPERLAN类型2；数据链路控制(DLC)层；第一部分；基本数据传送功能)”；ETSI TS 101 761-2(V1.2.1)“Broadband Radio Access Networks(BRAN)；HIPERLAN Type 2；Data Link control(DLC)Layer；Part 2Radio Link Control(RLC)sublayer(宽带无线电存取网络(BRAN)；HIPERLAN类型2；数据链路控制(DLC)层；第二部分无线电链路控制(RLC)子层)”；ETSI TS 101 493-1(V1.1.1)“BroadbandRadio Access Networks(BRAN)；HIPERLAN Type 2；Packet basedConvergence Layer；Part 1Common Part(宽带无线电存取网络(BRAN)；HIPERLAN类型2；基于分组的会聚层；第一部分共同部分)”；ETSI TS 101 493-2(V1.2.1)“Broadband Radio AccessNetworks(BRAN)；HIPERLAN Type 2；Packet based ConvergenceLayer；Part 2Ethernet Service Specific Convergence Sublayer(SSCS)(宽带无线电存取网络(BRAN)；HIPERLAN类型2；基于分组的会聚层；第二部分以太网服务专用会聚子层(SSCS))”；ETSI TS 101475(V1.2.2)“Broadband Radio Access Networks(BRAN)；HIPERLANType 2；Physical(PHY)layer(宽带无线电存取网络(BRAN)；HIPERLAN类型2；物理(PHY)层)”；ETSI TS 101 762(V1.1.1)“Broadband Radio Access Networks(BRAN)；HIPERLAN Type 2；Network Management(宽带无线电存取网络(BRAN)；HIPERLAN类型2；网络管理)”。这些文档可以从ETSI网站www.etsi.org获得。
本发明的实施方案也可以以其他类型接收器的形式来使用，例如用于个人区域网络(PAN)的接收器和用于蓝牙(商标)链路(与IEEE802.15标准组，特别是IEEE 802.15.3相关)的接收器。
技术人员也将理解，从随后描述的实施方案中，本发明也具有在4G通信系统接收器例如分集式或MIMO(多路输入多路输出)接收器中的潜在应用。
在这一点上，回顾3G数字移动通信系统的方面，以帮助理解本发明一些实施方案在其中操作的上下文是有帮助的。
第三代移动电话网络使用用于跨越移动站和基站之间的无线电接口而通信的COMA(码分多路访问)扩展频谱信号。这些3G网络(也是所谓2.5G网络)由国际移动电信IMT-2000标准(www.ituint，在此引用作为参考)包括。第三代技术使用COMA(码分多路访问)，并且IMT-2000标准关注三种主要的操作模式，欧洲和日本的W-COMA(宽带COMA)直接扩展FDD(频分双工)，美国的CDMA-2000多载波FDD，以及中国的TD-COMA(时分双工COMA)和TD-SCDMA(时分同步COMA)。
总起来说，3G网络的无线电存取部分称作UTRAN(全能地面无线电存取网络)并且包括UTRAN存取网络的网络称作UMTS(全能移动电信系统)网络。UMTS系统是由第三代合作项目(3GPP，3GPP2)产生的标准的主题，其技术规范可以在www.3gpp.org找到。这些标准包括描述一般UMTS体系结构的技术规范23.101，以及描述用户和无线电发送和接收(FDD)版本4.0.0和3.2.2的25.101，其分别在此引用作为参考。
图1显示第三代数字移动电话系统100的普通结构。在图1中，天线杆112连接到基站114，基站114又由基站控制器116控制。移动通信设备118被显示跨越通称GSM(移动通信全球系统)网络和GPRS(通用分组无线业务)网络中的Um接口以及CDMA2000和W-COMA网络中的Uu接口的无线电或空中接口与基站114以两路通信。典型地，在任意一个时刻，多个移动设备118连接到包括多个无线电收发器的给定基站以服务这些设备。
基站控制器116与多个其他基站控制器(没有显示)一起连接到移动交换中心(MSC)122。多个这种MSC又连接到网关MSC(GMSC)124，其将移动电话网络连接到公用电话交换网络(PSTN)126。归属位置寄存器(HLR)128和拜访位置寄存器(VLR)130管理呼叫路由选择和漫游并且其他系统(没有显示)管理身份验证、记账。操作和维护中心(OMC)129收集来自网络基础设施单元例如基站和交换机的统计数字，以向网络操作员提供网络性能的高级视图。OMC可以使用，例如，以确定在不同时刻多少网络有效容量或网络部分正在被使用。
上述网络基础设施基本上管理移动通信设备118和其他移动设备和/或PSTN 126之间的电路交换声音连接。所谓2.5G网络例如GPRS，和3G网络增加分组数据服务到电路交换声音服务。在概括的方面，分组控制单元(PCU)132增加到基站控制器116，并且这通过一系列分层交换机连接到分组数据网络例如因特网138。在基于GSM的网络中，这些包括GPRS服务支持节点(SGSN)134和GPRS网关支持节点(GGSM)136。应当理解，在图1的系统以及随后描述的系统中，网络中单元的功能性可以存在于单个物理节点上或者系统的独立物理节点上。
移动设备118和网络基础设施之间的通信通常包括数据和控制信号。数据可以包括数字编码的声音数据或者数据调制解调器可以用来透明地通信数据到和从移动设备。在GSM型网络中，文本和其他低带宽数据也可以使用GSM短消息服务(SMS)来发送。
在2.5G或3G网络中，移动设备118可能提供到另一个电话的不止简单声音连接。例如，移动设备118可能另外地或作为选择地提供到视频和/或多媒体数据服务、web浏览、e-mail和其他数据服务的访问。逻辑上，移动设备118可以看作包括具有到终端装备例如数据处理器或个人计算机的串行连接的移动终端(包括用户标识模块(SIM)卡)。通常，一旦移动设备已经连接到网络，它“总是开的”并且用户数据可以例如通过移动终端-终端装备接口处的标准AT命令，在设备和外部数据网络之间透明地传送。在常规移动电话用于移动设备118的情况下，终端适配器例如GSM数据卡可能需要。
在COMA扩展频谱系统中，基带信号通过在调制rf载波之前将它与较高位速率(称作片码速率)的伪随机展频序列混合来扩展。在接收器处，基带信号通过将接收的信号和伪随机展频序列供给到相关器中并且使得一个滑过另一个直到锁被获得来恢复。一旦代码锁已经获得，它通过代码追踪回路例如早晚追踪回路来维持，其检测输入信号何时相对于展频序列早或晚并且补偿改变。
这种系统描述为码分多路复用，因为只有当初始伪随机展频序列已知时基带信号可以恢复。扩展频率通信系统使得具有不同展频序列的许多发送器都能够使用rf频谱的同一部分，接收器通过选择适当的展频序列“调节”到期望的信号。
在3G移动电话系统中，基带数据使用利用正交可变扩频因子(OVSF)技术的扩频或展频码来扩展。OVSF码使得扩频因子能够改变同时维持不同长度代码之间的正交性。为了增加系统中同时用户的数目，数据进一步通过扰频码例如金色码来扩展。扰频码不改变信号带宽但是使得到或来自不同用户的信号能够彼此区分，再次，因为扩频码基本上相互正交。扰频在展频扩频之上使用，也就是OVSF扩频之后的片码速率的信号与扰频码相乘以产生相同片码速率的扰频后代码。片码速率因此由展频码确定，并且在该系统中，不受随后扰频的影响。因此，给定片码速率的符号率类似地不受扰频的影响。在与移动站的增加位速率通信是必需的情况下，多于一个这种信道可以使用以创建所谓多码传输。在多码传输中，多个数据信道有效地并行使用，以增加到或从移动站的数据传输总体速率。通常，多码数据信道具有相同的扰频码但是不同的展频码，虽然优选地具有相同的扩频因子。
在这种系统中，通常存在许多不同的信道，一些专用于特定用户并且一些公用于用户组例如给定单元或地区中的所有用户。如上所述，在多码传输的情况下，通信量承载在专用物理控制信道(DPCH)上，或者多个这种信道上。公用信道通常传送信号和控制信息，并且也可以用于系统无线电链路的物理层。因此，公共导频信道(CPICH)被提供包括使用单元特定扰频码扰频的未调制码信道，以允许移动站接收器处的信道估计和均衡。类似地，同步信道(SCH)被提供以由移动站使用来定位网络单元。主SCH信道是未调制的并且在每个单元中使用相同的展频扩频序列来传输而不使用单元特定扰频码。类似的辅助SCH信号也被提供，但是具有有限数目的扩频序列。具有已知展频和扩频码的主和辅助公共控制物理信道(PPCPCH，SCCPCH)也被提供以承载控制信息。前述信号信道(CPICH，SCH和CCPCH)必须通常由所有移动站解码，因此扩频码(展频码和适当情况下，扰频码)将通常由所有移动站知道，例如因为网络的已知码已经存储在用户终端装备中。这里，对信道的引用通常是对物理信道的引用，并且一个或多个网络传送信道可以被映射到这种物理信道。在3G移动电话网络的上下文中，移动站或移动设备经常称作终端，并且在该说明书中，没有区分在这些通用术语之间划出。
扩展频谱系统的一个优点在于它们对多路衰减相对敏感。当从发送器到接收器的信号采取两个或多个不同路径从而信号的两个或多个版本以与彼此不同的时间和间隔到达接收器时，多路衰减发生。这典型地产生梳状频率响应，并且当宽带信号在多路信道上接收时，多个延迟带给接收信号的多个分量耙指的出现。多路信道的数目和位置通常随着时间而改变，特别地当发送器或接收器移动时。但是，如技术人员将理解的，扩展频谱接收器中的相关器将趋向于锁定到多路分量的一个上，通常最强的直接信号。
如本领域中已知的，多个相关器可能被提供以使得扩展频谱接收器能够锁定到接收信号的相应多个各自的多路分量上。这种扩展频谱接收器称作耙式接收器，并且包括相关器的接收器的单元经常称作耙式接收器的“耙指”。来自耙式接收器每个耙指的各自输出被组合以通常通过同相或者通过相等地加权每个输出或者通过估计使得组合输出的信噪比达到最大的权来提供改进的信噪比(或者位出错率)。后者技术称作最大比值合并(MRC)。
图2显示已知的W-CDMA耙式接收器200，其中CPICH用来计算应用到解调的专用数据(DPCH)和广播(PCCPCH)信道的信道估值。(但是，在其他配置中，信道估值可以以不同的方法，例如使用DPCCH上的导频符号来确定)。接收器200具有天线202以接收DPCH(专用物理数据信道)，PCCPCH，和CPICH信道的扩展频谱信号。由天线202接收的信号输入到降频变换器204，其将信号降频变换成IF(中间频率)或者基带以便解展频。典型地，在这一点上，信号将由模拟-数字转换器数字化以便由专用或可编程数字信号处理器在数字域中处理。为了保存幅度和相位信息，信号通常包括I和Q信道，虽然为了简单，这些没有在图2中显示。在该接收器中，并且通常在下面描述的接收器中，在模拟或者数字域中或者在两个域中的信号处理可以被使用。但是因为通常大量处理数字地执行，如图6中的块所示的功能元件将通常由适当的软件实现，或者在专用集成电路对某些功能可用的情况下，通过适当编程这些集成电路中的寄存器以配置它们执行所需功能的结构和/或功能性来实现。
再次参考图2，接收器200包括3个耙指206，208和210，每个具有到耙式组合器212的输出，该耙式组合器212提供用于在移动终端中进一步处理的组合解调信号输出214。每个耙指的主要元件相当，并且为了简单，仅耙指206的元件被显示。
代码追踪器216连接到耙指206的输入以追踪解展频的扩展频谱码。常规装置例如匹配滤波器或者早晚追踪回路可以对代码追踪器216使用，并且因为DPCH，PCCPCH和CPICH信道通常是同步的，代码追踪器216仅需要登录到这些信号中的一个，但是通常CPICH，因为这个信号通常具有相对高的信号电平。代码追踪器216的输出控制PCCPCH的代码发生器218，CPICH的代码发生器220，以及DPCH的代码发生器222，其产生与它们相应的信道信号交叉相关的扩频码，以解展频该扩展频谱信号。因此，三个解展频器224，226，228被提供，每个连接到耙指输入，并且每个接收来自代码发生器218，220，222中一个的输出以解展频适当的信号(展频和扰频码)。如技术人员将理解的，这些解展频器将通常包括交叉相关器例如乘法器和加法器。
CPICH导频信号是未调制的，使得当它被解展频时，结果是具有与多路信道的衰减和相位偏移相对应的振幅和相位的信号，由耙式接收器的耙指锁定到其上的CPICH信号已经通过该多路信道发送。该信号因此包括CPICH信道，特别是耙指已经解展频的该信道多路分量的信道估值。估值可能没有进一步处理而使用，但是优选地，估值随着时间被平均，经过一个或多个符号间隔，以减小估值上的噪声并增加其准确性。该功能由信道估值230执行。应当理解，虽然长时期的平均将减小噪声水平，这也将减小接收器快速响应当例如接收器在高速公路上的汽车中的终端中操作时信道条件例如遭遇的改变的能力。
信道估值被结合以反转相位，并且如果必要的话，标准化，使得零衰减对应于单位振幅，并且以该形式，结合的信号可以简单地用来乘以另一个接收信号以应用或补偿信道估值。因此，乘法器232和234将来自信道估值块230的信道估值分别应用到广播控制信道PCCPCH和应用到期望数据信道DPCH。然后，期望数据信道由耙式组合器212以任何常规方式组合，并且来自每个耙指的广播信道输出，例如来自耙指206的广播信道输出236也组合在第二耙式组合器(图6中没有显示)中，以输出解调的PCCPCH控制信道信号。
图3显示广义常规耙式接收器300，以帮助理解随后描述的时分多路复用耙式接收器。接收器300包括多个M个用于处理DPCH信道的耙指302a，b(其中仅一个在图3中详细显示)。接收的扩展频谱信号的数字化版本经由前端接收器滤波器304提供到每个耙指，并且来自每个耙指的输出提供到耙式组合器306，其提供组合的解调信号输出308。为了简单，在图3中，搜索器指状元件，延迟锁环PCCPCH相关器，以及多码相关器已经删除。
每个耙指302包括一对解展频单元301，312，每个也接收对准到耙指正在处理的多路路径的扩频码时间。解展频单元312提供输出到信道估计单元314，和其(结合)输出乘以316解展频单元310的输出以补偿处理后多路分量的信道响应。解展频单元310的输出由延迟缓冲器318延迟以补偿由信道估计单元314引入的延迟。
由虚线框320指示的图3左手部分以n＝每片码采样的速率操作，以提供足够的数字化信号分辨率以使得每个处理后的多路分量的延迟能够被追踪。例如，n＝4提供每片码四次采样，其便于片码速率扩频码的追踪时间对准。但是，在耙式组合器306中的解展频、时间对准和总和之后，信号现在可能在每符号k个采样的逐个符号的基础上代表，其中典型地k＝1。
UMTS CDMA接收器的耙指的完整实现通常将需要下面元件中至少一些，包括(并不局限于)DPCH相关器，用于多码传输的另外的DPCH相关器，CPICH相关器以提供信道估值输入，可能地另外两个相关器以提供延迟锁环，另外的处理例如信道估计(例如，平均)，复数乘法以应用信道估值，以及用于(例如由信噪比和干扰比)加权信道估值的装置。潜在地，每个耙指也可能需要用于监控控制信息的装置，例如服务器基站的PCCPCH相关器，以及用于搜索相邻基站的一个或更多另外的相关器，以及用于追踪相邻基站的延迟锁环的再另外的相关器。更多的相关器可能需要用于路径搜索，以追踪信道脉冲响应的变化。但是，通常仅单个耙式组合器被需要。
常规地，这些相关器和相关处理功能已经作为每个耙指的硬件的单独实例来实现。因此，例如硬件相关器可能包括八组上述DPCH耙式硬件以支持多达八个耙指。硬件通常被使用并且足够的硬件通常被提供，以迎合最坏情况的场景，虽然这种最坏情况场景可能不经常在实际中发生。该过量供给可能通过切断到未使用耙指的电源来减轻。
另外的方法在EP 1 107 471A(并且等价的US 2001 036195)中描述，其描述了时分多路复用耙指。图4和5，其取自EP‘471A，分别显示该时分多路复用耙指1和该耙指的解展频器6。概括地，接收数据的采样总线经由线22将数据提供到采样存储器2，因此经由线28提供到定时调节电路4，其将输出30提供到解展频电路6，这又提供输出34到符号存储器10，其在线36上提供符号数据输出。时分多路复用耙指1由控制电路19经由控制总线21来控制，该控制总线21驱动提供各自的地址26，38到采样存储器2和符号存储器10的地址控制电路12，16。耙指存储器18也经由线44，45连接到总线21以及连接到精细定时调节电路4，并且经由线48，50，52，54连接到解展频电路6。耙指存储器8经由线42接收来自定时差错检测和估计电路14的输入数据。概括地讲，定时电路14产生存储在耙指存储器18中的精细(分数片码周期)和粗糙(整数片码周期)的定时数据，以提供与每个处理后多路信号相关联的上下文。该上下文数据从耙指存储器189中取出以使得解展频电路6能够在控制电路19的控制下时分多路复用。解展频电路6，如图5中所示，包括常规方式的扩频码发生器64，乘法器60，以及加法器62，耙指存储器存储待处理的每个多路分量所需的扩频码。
对于图4和5的时分多路复用耙指的更多细节，可以参考EP 1 107471A中的描述，其在此特别引用作为参考。
上述时分多路复用耙指能够提供多个耙指，但是以需要快速的时钟频率为代价。包括这种时分多路复用耙指的耙式接收器的功耗可以通过当它们不需要时不执行计算来减少。例如，如果(如上所述)硬件被配置以提供八个耙指并且仅四个主要多路分量存在，不存在多于四个耙指的需要，并且硬件因此可能切断一半时间。
但是，申请者已经认识到，更显著的功率节省可以通过在操作环境或用户需求允许的情况下减少时钟频率(也就是同时维持实时处理能力)并且也通过根据动态电压缩放技术减少电源电压的组合来实现。因此，例如，如果仅四个耙指是必须的，时分多路复用硬件连续地但是以一半频率的时钟和电源电压的伴随减少来操作。
图6显示包括与DVS(动态电压缩放)控制结合的时分多路耙指处理的耙式接收器400的实施方案。
图6的耙式接收器400的主要元件对应于图3的耙式接收器300的那些。因此，接收的扩展频谱信号首先由接收器滤波器404处理，然后由多个耙式接收器耙指402a，b处理，其输出在耙式组合器406中组合以提供组合的解调输出数据信号408。如以前，接收器滤波器404以每片码n次采样的速率在数字化的数据上操作，并且耙式组合器406在由每符号k次采样代表的数据上操作。但是，耙指402a，b由以每片码M×n次采样的增加数据率操作的时分多路复用耙指电路提供，其中M是已经被时分多路复用的耙指的数目。因此在图6中的接收器400中，所有M个耙指402可能由单个时分多路复用耙指提供，例如图4中说明的耙指。应当理解，因此，在图6中，M个耙指是概念上的，并且仅存在一个物理耙指。
在耙式接收器400中，耙指的数目M和时分多路复用耙指402的时钟频率是可变的，并且由来自DVS控制器412的控制线410控制。例如在最坏情况的场景中，DVS控制器412可能控制时分多路复用耙指402以提供用于处理八个多路分量的八个耙指(单个信号的八个分量或者多个信号的多路分量的组)，控制器412控制时分多路复用处理以每片码周期8n次采样的速率操作。但是在可接受信号质量水平可以通过处理较少数目的多路分量，例如唯一或两个多路分量来提供的情况下，DVS控制器412可能控制时分多路复用耙指402仅以每片码n或2n次采样来操作，以便提供一个或两个耙指，以提供必需的处理功率以跟上每片码n次采样的数据输入。
因为时分多路复用耙指402的时钟频率是可变的(与耙指数目M一样)并且可能动态地改变，缓冲器414提供在时分多路复用耙指的输出和耙式组合器406的输入之间。在图6中，该缓冲器显示为耙式组合器406的一部分。因为从耙指到缓冲器414的输入和从缓冲器到耙式组合器的输出将不一定是同步的，也就是，在耙指的时钟频率和组合器的时钟频率之间可能不存在整数关系-缓冲器414应当允许异步读写。缓冲器414可能包括例如一个或多个弹性存储器。
DVS控制器412具有来自耙式组合器406或者来自随后(基带)处理阶段(图6中没有显示)的输入，以使得处理后多路分量的电平能够被监控，或者使得一些质量参数例如处理后的信号位出错率能够被监控。以这种方法，DVS控制器412可以确定，与其他多路分量相比较具有相对低信号电平的多路分量何时被处理，并且然后可以控制时分多路复用耙指402，以减少耙指的数目。这使得耙指的数目能够改变，使得例如小于阈值信号电平，或者小于出错率阈值改进(或者其他质量测量)的多路分量不由接收器执行。这又使得时分多路复用耙指的时钟频率能够减小，当耙指的数目减少而实时处理能力没有任何显著损失时。在实施方案中，耙指的数目可能周期性地增加，以检查是否任何另外的多路分量需要被处理，或者执行路径搜索，和/或信号质量测量，例如BER，可能用作确定时分多路复用耙指的数目何时需要增加以维持信号质量的触发。
如从图6中可以看到，DVS控制器412也包括电源，其接收来自电池416，通常接收器的电池的电源输入，并且提供可控制的电压电源输出418以提供可控制的电压电源到至少时分多路复用耙指402。这使得DVS控制器412能够减少线418上到时分多路复用耙指的电源电压，当时钟频率(耙指数目)减少时，以使能动态电压缩放的好处。频率和最小操作电压的适当组合将依赖于使用的硬件，并且可能直接地由例如考虑到计划操作条件的实验来确定。作为选择，适当的频率-电压对可能理论地计算，例如基于假设的输出阶段驱动阻抗和典型的节点容量，允许一些差错余度，制造公差和环境变异。这些技术的组合可能也例如使用实验结果修改理论计算的建议值来使用。
技术人员将理解，图6的接收器中的时分多路复用耙指402可能以具有类似考虑的软件而不是硬件来实现。作为选择，时分多路复用处理可能包括专用硬件和处理器实现的操作的组合。
在更普通的情况下，上述方法可能以其他类型的数据处理操作和在其他类型的接收器中使用。因此，在广义实施方案中，提供一种如图7的接收器500中所示实现的、组合的时分多路复用处理和DVS缩放的方法。
参考图7，其显示可选地具有多个接收天线502a，b和相应rf前端504a，b以及用于分集式接收和/或MIMO信号处理的模拟-数字转换器506a，b的广义通信接收器。模拟-数字转换器506a，b提供输入到时分多路复用数据处理块508，虽然在其他实施方案中，时分多路复用数据处理可能在接收链中的随后阶段处执行。
概括地讲，时分多路复用数据处理508以时间分片、时分多路复用、或迭代方式重复地实现公用数据处理操作，以提供数字信号处理功能。时分多路复用数据处理508可能包括时分多路复用硬件，或者时分多路复用信号处理器控制码，或者两者的组合。但是，一般而言，数据处理508包括一个或多个(硬件或软件)处理器508a，工作存储器508b，以及时钟/控制电路508c。时钟/控制电路控制处理功能的许多重复实现，并且也计时处理功能并且响应一个或多个控制信号输入，以允许该时钟频率和重复实现数目根据来自控制器的信号的动态改变。时分多路复用数据处理508也具有在实时方案中与到接收器其他单元的DC电源分离的DC电源509，以允许到数据处理508的电源电压不依赖于到接收器其他部分的电源电压而改变。以这种方法，时钟频率，数据处理的时分多路复用实例的数目以及到数据处理的电源电压可能连带地并且彼此组合地改变，以实现动态电压缩放型功耗减少。
时分多路复用数据处理500提供输出到异步缓冲器510，例如弹性存储器，其又将来自数据处理508的数据提供到随后的数据处理阶段511，其然后提供数据输出512，例如到进一步的基带数据处理。如下面更完全说明的，数据处理508可能采取许多形式，包括(但不局限于)干扰消除，均衡例如有限脉冲响应(FIR)滤波器均衡或turbo解码/均衡，以及极大似然估计(MLSE)均衡例如维特比均衡。类似地，进一步数据处理511可能采取许多形式并且(不限制)将经常包括差错处理例如信息组代码差错控制处理，例如Reed-Solomon处理。
继续参考图7，控制处理器516为如上所述连带的时分多路复用和DVS控制而提供。因此，控制处理器516具有用于监控接收的信号和其他参数、如图7中所示的一个或多个输入。特别地，但是并不限制，处理器516可能具有来自进一步数据处理块511(或者来自时分多路复用数据处理518或者来自处理511之后的数据处理)、用于确定接收信号参数例如有效多路分量的数目，接收信号位出错率(BER)，和/或接收的信噪比和/或干扰比的输入528。控制处理器516可能也具有例如来自用户接口的用户数据输入530，以使得用户能够指定操作模式和/或数据率/质量。在MIMO系统中，例如，一些较高层实体可能基于例如用户需求指定许多接收天线从而接收的数据流以使用。控制处理器516可能也具有例如来自基带数据处理阶段的控制输入532，以使得处理能力和功耗依赖于由输入的数据流指定的数据类型而相对于彼此平衡，使得例如，更多处理能力可能以差错灵敏或时间苛刻数据例如流媒体(音频或视频)数据的形式使用。
DC-DC转换器522，例如开关模式电源连接到接收器的电池524以提供用于提供电源到时分多路复用数据处理508的可变电压DC电源526。电源可能提供电池电压或输出电平监控信号534到控制处理器516，例如以允许当电池524低运行时自动基于DVS的功率节省。
控制处理器516也连接到存储配置数据514a，DVS控制初始化代码514b，时分多路复用处理监控和控制码514c，以及电源监控和控制码514d的永久性数据存储器514例如闪速RAM，ROM或EPROM。永久性程序存储器514中的代码和/或数据也可以提供在可移动存储介质515例如计算机磁盘上。配置数据514a可能包括制造商和/或用户输入的配置数据并且可能包括定义时分多路复用数据处理508的操作模式的数据，默认操作模式选择数据，以及期望电池寿命数据。操作模式定义可能包括与相关时钟频率和电源电压一起，定义由数据处理508执行的许多处理操作指令的参数；相关服务质量信息也可能被包括以便于操作模式的选择。该配置数据提供进一步的输入到控制处理器516。
下面进一步描述的初始化代码514b将接收器，尤其数据处理508初始化成默认操作模式。操作由时分多路复用处理监控和控制码514c监控，以减小(或增加)由数据处理508实现的数据处理实例的数目。监控和控制码514c也与电源监控和控制码514d通信，以通过控制DC-DC转换器522来监控和控制到数据处理508的电源电压。该控制处理器516提供第一控制输出518到数据处理508的时钟/控制单元508c，以控制数据处理508的时钟频率和数据处理实例的数目，并且第二控制输出520以控制提供到时分多路复用数据处理508的电源522的输出电压。时钟频率，数据处理实例的数目以及数据处理电源电压如上所述根据基于DVS的技术连带地控制。优选地，处理器516被配置以根据环境(用户需求，数据率，rf环境等)将电源电压减小到接收器满意操作所必需的最小值。
技术人员将理解，为了简单，接收器的其他标准单元，例如同步，在图7中省略以为了清晰。技术人员将认识到，同步，差错控制等将在通常以常规方式存在。
图8～12显示可以由图7的时分多路复用数据处理块508以时分多路复用或迭代方式执行的数据处理操作的实例。
在图8中，由虚线框600包围的单元包括由图7的处理508提供的时分多路复用数据处理的功能表示。因此，时分多路复用数据处理提供多个M个耙指604a，b，c以及响应控制输入606的公用时钟和控制电路602。时分数据处理600可能包括如上所述时分多路复用耙指或者一些其他时分多路复用耙指处理实现。
在另一种实施方案中，图7的接收器500可能实现包括干扰消除的耙式接收器。这种接收器在下面更详细地描述，再次，包括在虚线框621中的一些或全部信号处理功能可能由时分多路复用数据处理，在控制输入623的控制下提供，以控制数据处理的时钟频率和处理的数据路径的数目。
为了便于较高数据率服务的支持，已知在基站处使用多路访问干扰(MAI)抑制以改进上行线路。多路访问干扰产生，因为从不同用户接收的信号的扩频码通常不完全正交。基站中的干扰消除(IC)接收器因此试图估计从接收信号中扣除的多路访问干扰分量，并行地跨越所有用户或者顺序地。被消除的多路访问干扰是两个接收信号的多路分量之间的干扰。
图9显示提供有芯片级干扰消除的扩展频谱耙式接收器620的实例。图9的一般配置适合于消除来自3G系统公用信道例如早期描述的CPICH，SCH和PCCPCH信道的干扰。图9的接收器的单元和体系结构也可以包括在其他更复杂的扩展频谱接收器中。通常从控制信道到专用数据信道的干扰贡献将被移除，因为控制信道的信号功率可能比专用数据信道高，但是原则上，该技术可以用来移除来自控制信道的专用信道干扰。图9的接收器被配置以抑制从具有一个扩频码的一个信道，例如控制信道到具有另一个基本上正交的扩频码的另一个信道，例如专用信道的干扰。但是因为代码基本上正交，不需要在多路分量内将一个信号从另一个中减去，因为，对于第一次近似，多路分量中不存在干扰，因为所有信号正交。但是，正交性的缺乏出现在多路分量之间，因为这些分量从发送器采取不同路径因此以不同的延迟到达接收器，并且这是图9的接收器打算抑制的主要干扰-在两个不同多路分量中，具有到达接收器的、概念上正交的扩频码的两个信号之间的干扰。
更详细地参考图9，如以前，接收器包括以常规扩展频谱接收器形式的天线622和降频转换器(没有显示)。接收的信号然后传递到干扰估值624，代码偏移量追踪块626，信道估值块628，以及经由延迟元件630和干扰消除单元632传递到多个耙指634。代码偏移量追踪块626追踪接收信号的N个多路分量，为干扰估值624和为耙指634以及为多个再扩频器636提供N个输出。N个多路分量的每个具有与其相关的不同延迟，从而代码追踪块626被配置以有效地提供N个追踪回路，每个对于将由耙式接收器处理的每个多路分量。以类似的方式，信道估值628提供多个N个信道估值输出，一个对于待处理的每个多路分量。信道估值628包括多个CPICH代码发生器和相应多个解展频器，因此优选地也接收来自代码偏移量追踪块626的N个代码追踪输入(没有显示)。因此信道估值628可能以常规方式，例如使用多个信道估值来操作，每个参考图2来描述。
干扰估值624的功能是提供相关发送信号的估值，以信号被调制的符号级。在CPICH的估值是必需的情况下，干扰估值实际上可以省去，因为CPICH信号的解展频版本概括地讲与由信道估值628提供的信号相同。在来自更复杂信号的干扰被估计的情况下，干扰估值可能包括多个耙指或者有效地另一个耙式接收器。因此应当理解，干扰估值将需要来自代码追踪器626的输入，对于干扰估值的每个耙指，以及来自信道估值628的输入，以将信道估值应用到耙指输出，在更复杂信号例如PCCPCH或多码信号被估计的情况下。干扰估值具有输出625，其可能包括例如来自耙式接收器组合器的硬位判断输出的单个位线，或者它可能包括多个位线，其包括例如来自干扰估值624中多个耙指的各自输出。在该后者情况下，来自信道估值628的输入可能不由干扰估值624需要，因为信道估值可能隐含在软位判断输出中。也应当理解，在干扰估值624包括耙式接收器的情况下，该接收器不需要具有相同数目的耙指和耙指634的数目。
来自干扰估值624的输出625提供并且输入到多个再扩频器636。输出(或多个输出)625包括一个或多个传输信号例如CPICH，PCCPCH等，在符号级的一个(或多个)估值。这些由再扩频器636再扩展，具有由耙指634解码的不同多路分量的适当延迟以提供多个干扰估计输出，每个包括具有与从发送器到接收器的多路分量延迟相对应的延迟的适当传输信号的估值。但是，多路分量并不都以相同的信号电平(或者相位)到达接收器，因此通过在多个乘法器638中将估值与来自信道估值628的相应输出相乘来对多路分量的相对功率做校正。结果是多个干扰估值640，优选地一个对于将由耙指634处理的接收信号的每个多路分量。
多个干扰估值信号640提供多个输入到干扰消除单元632。到干扰消除单元632的另一个输入642由接收的信号提供，由延迟单元630延迟以考虑由干扰估计过程引入的延迟。干扰消除单元632具有多个输出644，一个对于每个多路分量，包括相关干扰估值已经从其中扣除或抑制的多个输入信号版本。概括地讲，从每个多路分量中，来自所有其他多路分量的估计的干扰贡献被抑制(不需要去除来自多路分量自身的估值，因为在任何一个多路分量中，信号基本上正交)。干扰消除单元632的输出644提供输入到耙指634，每个输出提供到相应的耙指。耙指也具有每个来自代码追踪块626和来自信道估值628的一个输入，使得每个耙指具有相关干扰估值已经从其中抑制的输入，以及适合于耙指正在处理的多路分量的信道和代码追踪偏移量。耙指634具有N个耙指输出646，其提供输入到耙式组合器648，其又提供组合(干扰抑制)的输出信号649。耙式组合器648可能以任何常规方式例如等增益合并或最大比值合并来操作。
图9的接收器说明公用信道干扰抑制的一般形式，其中概括地讲干扰贡献被估计，再扩展，然后从期望信号中扣除。概括地讲，代码追踪器626计算一个代码相对于另一个的延迟，然后这由适当的信道估值加权并扣除。在“干扰”信号使用数据来调制的情况下，干扰估值624确定该数据是什么的估值，使得数据可以适当地再扩展。但是，在“干扰”信号未调制，从而不承载任何数据的情况下，这一步可以被省略。应当理解，某种形式的代码追踪必须应用到接收的信号，虽然在输入信号已经被处理之后重复代码追踪以提供相关多路延迟的更准确确定也是可能的。这种较迟、提高的估值将被确定，优选地不在多路分量中从彼此消除正交信号，因为这些基本上不相互干扰，并且因为如果例如CPICH导频信号在处理中的早期阶段整个去除，该信号将随后对于代码追踪器锁定到其上不可用。
因此技术人员应当理解，图7的时分多路复用数据处理508可能用到例如W-CDMA中的公用信道干扰消除。这种过程包括许多操作，其复杂度由多路条件和/或待消除的信道数目来确定，其通常随着时间而变化。因此，上述DVS型技术可能应用以使得给定特定配置的功耗达到最小。
接下来参考图10，其显示基本信道均衡训练过程650，其中训练信号651应用到数据信道652例如rf数据信道，并且也应用到基于有限脉冲响应(FIR)滤波器的均衡器结构654。FIR滤波器提供输出664，其与在信道652上接收的信号相比较665，以提供用来调节均衡器654的参数，使得当均衡器应用到接收数据时，通过信道652传输的效果可以被补偿的误差信号。滤波器654包括一系列单位时间延迟656a，b，c，d，每个提供输出到可变增益块658a，b，c，d，其输出被总和660a，b，c以提供滤波器输出664。所有这将由技术人员理解。
在图10的滤波器/均衡器结构中，滤波器长度(单位时间延迟和增益块乘法器的数目)由信道652的长度或延迟扩展来确定。因此在时分多路复用实现中，虚线框654中功能的一个或多个，例如增益系数乘法658，可能被时分多路复用以提供滤波器可调节的配置，并且特别地，提供滤波器可变的长度。以这种方法，滤波器的长度可以与信道的长度相匹配。如果低于指定最大值的信道跨度被观察，操作例如训练后的系数乘法和/或系数更新的数目可以减少，并且处理时钟频率相应地降低。这使得到时分多路复用处理的电源电压也能够减小，从而提供DVS型功耗减少。滤波器系数计算的时分多路复用实现可能由时钟/控制单元662控制以控制均衡器654的配置和时钟处理频率。
虽然图10具体地说明训练过程，本发明的实施方案也可能应用于训练后的滤波器操作，例如多路复用量依赖于信道跨度。
图11显示turbo均衡器的概括框图，其中虚线框670中功能的一些或全部可以由时分多路复用数据处理，例如图7的数据处理508实现。
如技术人员应当理解，概括地讲，turbo均衡包括迭代处理，其中初始均衡阶段672后面是将来自均衡器672的输出数据提供到解码器676的去交织器674，解码器的输出由交织器678再次交织并且为检测过程提供另外的明确信息。在turbo均衡的情况下，均衡器672和解码器672提供(记录)包括传输代码字软估值的似然值输出。数据符号上信道响应的效应与对纠错码类似地处理，典型地软输出维特比算法(SOVA)用于二者。Turbo均衡实现接近于最佳结果，但是再次技术的复杂度随着信道延迟扩展的大小和使用的符号字母表而显著变化。简化的turbo均衡过程的实例在Tuchler et al.(Minimum Mean SquaredError Equalization Using A-Priori Information，Michael Tuchler，Andrew Singer，RalfKoetter，IEEE Transactions on Signal Processing，vol.50，pp.673-683，March 2002)(Tuchler等人，使用先验信息的最小均方误差均衡，Michael Tuchler；Andrew Singer；RalfKoetter；关于信号处理的IEEE学报，vol.50，pp.673-683，2002年3月)中描述。
再次，虚线框670中过程的一些或全部可能使用图7的数据处理阶段508的重复数据处理过程来实现。本发明的类似实施方案可能应用于在两个解码器之间重复的turbo解码器。如技术人员应当理解，重复接收器技术使用每个重复许多操作，并且许多重复被需要以提供可接收的服务质量。所需重复的确切数目可能难以预测，并且对于turbo解码器，例如，六个或七个重复经常根据近似最佳性能所必需的来指定。但是，实际上，存在非常小数目的重复例如仅一个或两个重复将对于适当的性能已足够的次数。有用重复的数目可能因服务质量需求并且随着局部rf条件例如信道条件、噪声条件、干扰条件等而改变。因此，在较小数目的重复足够的情况下，turbo均衡-解码模块670可能以较低的时钟频率从而来自较低电源电压来运行，以实现DVS型功率节省。实际上，在主要环境下可接收的重复数目可以以各种方法确定，包括(但不局限于)从先前接收并解码的数据例如先前数据块，代码字或帧中推测可接受重复数目。图11的时分多路复用turbo均衡器-解码器功能670可能沿着与上述软管类似的线、由时钟/控制单元679控制，如所示。
图12显示MLSE数据处理操作的另一个实例，包括可能在图7的接收器500中时分多路复用的功能。它可能代表均衡器或解码器例如维特比解码器。
概括地讲，MLSE(极大似然序列估值)均衡器例如维特比均衡器试图做符号序列而不是依次在每个符号上的决定。更详细地，所有可能的接收序列在接收器处计算并且与信道估值卷积。该卷积处理的输出然后与实际观察相比较，并且接收信号和所有可能序列之间的误差被发现。在分析下表现出相对于接收采样信号的最小误差的期望数据的组合被存储，变成该节点或状态的所谓存留路径的部分。
该过程继续长达预先确定数目的状态，或者作为选择，直到完整的信息分组已经被接收。在过程结束时，表现出最小误差的序列被转动，存留路径和由该路径定义的状态序列看作传输数据的最佳估值，因此变成解码的接收数据。当所有可能状态的存留路径会聚时，在其之后做决定的预先确定长度或截断深度可以采取。这通常取信道跨度的倍数，例如五到十倍的跨度。
由MLSE均衡器执行的功能在图12中概括，并且虚线框680中的一些或全部功能可能由图7的接收器500中的时分多路复用数据处理508执行。参考图12，分支度量处理器682确定重复n-1处序列的先前状态与给定先前状态重复n处的当前可能状态之间每个可能对的分支度量。分支度量处理器682例如基于最小平方误差度量，使用来自信道估计块686的信道估值，计算分支度量假设序列。对于每种当前状态，提供最小度量的先前状态选作下一个当前状态的先前状态，并且误差度量增加到先前路径的度量。路径可以在格子图上表示，并且当在许多重复上追踪返回时会聚。因此MLSE均衡器的复杂度随着所使用符号字母表中符号数目N以及随着信道路径的数目(也就是符号周期中的信道长度L)按指数规律增加。对于作为解码数据来自均衡器的输出的候选序列最终由序列估计处理器684选择。
MLSE均衡器可以想起状态机，其中状态空间的大小由信道存储器确定。包括MLSE均衡处理的重复计算可能在硬件中时分多路复用或者使用运行在数字信号处理器上的软件来实现。特别地，虚线框680中的分支度量处理器计算可能被时分多路复用，虽然在一些实施方案中，序列估计过程也可能以时分多路复用的方式执行。从前述讨论中应当理解，待执行的分支度量和/或序列估计计算随着使用的符号字母表，并且特别地随着信道长度而变化，因此MLSE均衡器(也就是其符号字母表和/或信道长度)的实现可能根据操作条件而改变。特别地当信道存储器小时，也就是当延迟扩展低时，MLSE操作的功耗通过减少MLSE均衡器的时钟脉冲速度并且应用基于DVS的技术以减小到均衡器的电源电压来减少。
上述基于DVS的技术特别地适用，当应用具有自适应调制的MLSE均衡时，当状态数目而不是格子深度改变时。如果例如调制从BPSK->QPSK->8PSK而改变，状态的数目从2变到8，因此时分多路复用实现中的处理变成四倍快。在这种情况下，电源电压可以依赖于(调制)状态的数目或调制符号字母表的大小来调节。
现在参考图13，其显示在图7的接收器500中使用的时钟频率控制-动态电压缩放过程的操作的流程图。
在步骤S700，控制处理器516例如适用存储的配置数据514a初始化操作模式，并且在控制线518上输出数据以设置时分多路复用处理508的时钟脉冲速度和数据处理实例的数目，并且在线520上输出到电源522的控制数据以在线526上设置数据处理508的DC电源电压。然后，在步骤S702，处理器516从线528，530，532和534的一个或多个中读出控制数据，并且可选地从存储器514中读出进一步的配置数据，然后在步骤S704确定功率节省是否可用。步骤S704的确定可能包括例如由时分多路复用数据处理508实现的数据处理实例的数目与如从输入到控制处理器516的数据中预测或确定的数据处理实例的预测或确定数目的比较。
如果在步骤S704，功率节省可能，那么在步骤S706，处理器516例如通过读取存储在存储器514中的一组预先确定操作模式中一个的频率和电压数据，来选择具有数据处理508的减少时钟频率和电源电压的新的操作模式。该数据然后写到时分多路复用数据处理508并且写到电源522以设置新的操作参数，并且过程返回到步骤S702以再次读取控制数据。
如果在步骤S704，功率节省不可用，处理器516然后在步骤S708检查是否存在增加数据处理508的时钟频率(从而电源)以允许增加数目的数据处理实例的需要。增加数目实例的需要可能由例如低于可接受位出错率或其他质量测量来确定。如果在步骤S708，确定存在增加功率处理器516的需要，在步骤S710，例如通过从存储器514中读取新的模式的数据来选择具有增加时钟频率和电源电压的新操作模式，并且通过使用各自的控制线518和520将适当的控制数据写到数据处理508和电源522中来配置接收器500以该模式操作。如果，另一方面，在步骤S708，确定不存在增加到数据处理508的时钟频率(从而电源)的需要，系统循环返回步骤S702。
技术人员将认识到，本发明的上述实施方案提供许多优点，包括减少的总体接收器功耗，并且因为时分多路复用处理，在许多情况下减少的硬件大小。本发明的实施方案也提供增加的灵活性以帮助接收器适应改变多路环境。在一些情况下，例如耙式接收器的情况，这又允许实际上更高规格接收器的实现，而不显著增加或者甚至减少的功耗和硬件需求。在耙式接收器实施方案中，这对于耙式接收器路径搜索器的实现特别有利。
本发明实施方案的应用已经具体参考无线通信的接收器来讨论，但是本发明的实施方案也可以在低功率处理是重要的非无线应用中使用，例如磁和/或光盘驱动器读头电路。无疑，可能其他有效的备选方案将由技术人员想到，并且应当理解，本发明并不局限于描述的实施方案并且包括位于附加到这里的权利要求的本质和范围内、对本领域技术人员显然的修改。
权利要求
1.一种减少数据接收器中的功耗的方法，该接收器被配置以使用重复实现的基本上相同的第一数据处理单元来处理接收的信号，所述重复的频率由所述第一数据处理单元的时钟频率来确定，该方法包括确定所述第一数据处理单元的所述重复实现的重复数目；根据所述确定的重复数目处理所述接收信号；响应功率节省控制信号调节所述重复数目；以及响应所述控制信号连带地减小到所述第一数据处理单元的所述时钟频率和电源电压，以减少所述接收器功耗。
2，根据权利要求1的方法，其中接收器被配置以基本上实时地处理所述信号，并且其中所述接收器功耗减少，同时维持所述基本上实时处理能力。
3.根据权利要求1或2的方法，其中所述接收器具有配置以输入来自所述第一数据处理单元的所述重复实现的数据的随后数据处理单元，并且其中该方法还包括将来自所述第一数据处理单元的所述重复实现的数据写到存储器中，并且在提供所述数据到所述随后数据处理单元之前，从所述存储器中异步地读出来自所述第一数据处理单元的所述重复实现的所述数据。
4.根据权利要求1，2或3的方法，其中所述控制信号响应期望或确定的接收信号质量，噪声和/或干扰电平，以及期望功耗参数中的一个或多个。
5.根据任何一个前面权利要求的方法，其中所述时钟频率和电源电压的所述连带减少包括从存储在接收器中的一组时钟频率-电源电压组合中选择时钟频率和电源电压组合。
6.根据任何一个前面权利要求的方法，还包括响应第二控制信号增加所述重复数目；以及响应所述第二控制信号连带地增加所述时钟频率和所述电源电压。
7.根据权利要求1～6中任何一个的方法，其中所述接收器是耙式接收器并且所述第一数据处理单元包括所述耙式接收器的至少时分多路复用相关器。
8.根据权利要求6的方法，其中所述第一数据处理单元包括所述耙式接收器的时分多路复用耙指。
9.根据权利要求1～6中任何一个的方法，其中所述第一数据处理单元包括turbo均衡器或turbo解码器的至少一部分。
10.根据权利要求1～6中任何一个的方法，其中所述数据处理单元包括所述接收器的干扰消除器。
11.根据权利要求1～6的方法，其中所述数据处理单元包括所述接收器的有限脉冲响应滤波器或均衡器。
12.根据权利要求1～6的方法，其中所述数据处理单元包括所述接收器的极大似然序列估值信道均衡器。
13.当运行时实现任何前面权利要求的方法的处理器控制码。
14.一种承载权利要求13的处理器控制码的数据载体。
15.一种数据接收器的功率控制器，该接收器被配置以使用重复实现的基本上相同的第一数据处理单元来处理接收的信号，所述重复的频率由所述第一数据处理单元的时钟频率来确定，该功率控制器包括用于确定所述第一数据处理单元的所述重复实现的重复数目的装置；用于响应功率节省控制信号来调节所述重复数目的装置；以及用于响应所述控制信号连带地减小到所述第一数据处理单元的所述时钟频率和电源电压以减少所述接收器功耗的装置。
16.根据权利要求15的功率控制器，其中所述接收器具有配置以输入来自所述第一数据处理单元的所述重复实现的数据的随后数据处理单元，并且其中控制器还包括缓冲器，其配置以存储来自所述第一数据处理单元的所述重复实现的所述数据，并且配置以允许与所述存储异步地读取来自所述第一数据处理单元的所述重复实现的所述数据，以便提供到所述随后数据处理单元。
17.根据权利要求15或16的功率控制器，其中所述接收器是耙式接收器并且所述第一数据处理单元包括所述耙式接收器的至少时分多路复用相关器，优选地所述耙式接收器的时分多路复用耙指。
18.一种接收器，其包括根据权利要求15、16、或17的功率控制器。
19.一种用于数据通信链路的接收器，该接收器被配置以使用重复实现的基本上相同的第一数据处理单元基本上实时地处理接收的信号，所述重复的频率由所述第一数据处理单元的时钟频率来确定，该接收器包括连接到存储处理器可实现指令的指令存储器的控制存储器，该指令包括用于控制接收器以实现下列操作的指令重复地实现所述第一数据处理单元；调节所述实现的重复数目；以及根据所述调节连带地控制到所述第一数据处理单元的所述时钟频率和电源电压以控制所述接收器的功耗。
20.根据权利要求19的接收器，还包括配置以输入来自所述第一数据处理单元的所述重复实现的数据的随后数据处理单元；以及弹性存储器，以存储来自所述第一数据处理单元的所述重复实现的数据，用于异步地提供到所述随后数据处理单元。
21.根据权利要求19或20的接收器，其中所述接收器是耙式接收器，并且所述第一数据处理单元包括所述耙式接收器的至少时分多路复用相关器，优选地所述耙式接收器的时分多路复用耙指。
22.一种承载权利要求19的处理器可实现指令的数据载体。
全文摘要
本发明一般地涉及减少功耗的信号处理方法和装置，尤其涉及用于连带地控制接收器中的电源电压和时钟频率以减少功耗的技术。一种减少数据接收器的功耗的方法被描述。该接收器被配置以使用基本上相同第一数据处理单元的重复实现来处理接收的信号，重复频率由第一数据处理单元的时钟频率来确定。该方法包括确定第一数据处理单元的重复实现的重复数目，根据确定的重复数目处理接收信号，响应功率节省控制信号调节重复数目，以及响应控制信号连带地减小到第一数据处理单元的时钟频率和电源电压以减少接收器功耗。
文档编号G06F1/32GK1703663SQ20038010051
公开日2005年11月30日 申请日期2003年11月20日 优先权日2002年11月20日
发明者迈克尔·P·费顿, 安东尼·C·多尔文 申请人:株式会社东芝