专利名称：具有串行式ata接口的光存储控制器的制作方法
技术领域：
本发明为以串行的方式传输的光存储控制器，尤其应用于光盘控制器与MPEG译码器间信号的传递。
背景技术：
在光驱DVD/CD的操作上，是通过一录放系统(playback system)将影音信息由DVD或CD存储的数据再生(reproduce)，即由其中的光存储控制器(Optical Storage Controller)通过传输接口将DVD或CD的影音数据传送至MPEG译码器(decoder)，将信号译码播放。一般来说，激光视盘机技术可实施于光驱系统与播放系统分开的架构，如计算机主机与光驱(如DVD/CD-ROM)的架构，由光驱将光盘的影音信号译码，传送至计算机主机，由计算机主机的中央处理器再以MPEG技术解开，才可以播放其影音信息。其架构如图1所示，伺服驱动器101是用来控制马达102与光学读写单元(Optical Pickup Unit，OPU)104(具有激光读写头)，马达102则是负责光盘103的驱动，光学读写单元104会读取来自光盘103信号，并通过信号放大器105放大后送至数字信号处理器(DSP)107，数字信号处理器107是由微控制器108来控制其操作的，并将其控制信号传送至伺服控制器117，以控制光盘103的读取操作，此架构也配置了第一内存106，作为信号处理传送时的数据暂存区。光盘信号经数字信号处理器107后，会传送至译码单元110，从而将数字信号译码成主机端可以接收的译码，如MPEGI，II等，因译码单元110前后单元的传输不一定同步，故配置第二内存109，作为译码时的暂存内存。
再经传输接口111译码后，信号会送至主机端，传输接口111通常为先进技术附加封包接口(Advanced Technology Attachment Packet Interface，简称ATAPI)，它作为控制存储设备的协议，是建立在用于硬盘的IDE接口上的，此ATAPI常用于硬盘、光盘、磁带及其它设备上，是现有技术中最常用的接口。
主机的中央处理单元(CPU)112经传输接口111接收影音信号(如MPEG码)，再由MPEG译码器114将MPEG译码为一般AV影音播放信号，MPEG译码器114也配置有第三内存113作为暂存内存，并由微控制器115来进行控制。信号译码后，会由播放器116播放出来。
而另一架构是一种整合型的激光视盘机播放器(如DVD/CD player等)，在此播放器中，会设置光驱驱动/控制器(如美国专利US6，466，736所公开的整合DVD/CD控制器(Integrated DVD/CD Controller)。请参阅图2，即该播放系统的架构示意图，伺服驱动器205驱动马达202用来驱动光盘201，光学读写单元203的激光读写头会读取光盘201反射的光信号，通过信号放大器204将信号放大。然后，信号会传送至光盘控制器206中，光盘控制器206也会接收马达202的驱动信号，以随时掌握光盘201的状态，并且还会连接至微控制器209，可将影音信号作最佳化处理，并通过并列(parallel)接口传输至MPEG译码器208，MPEG译码器208会配置译码时所需的暂存内存207，也与光盘控制器206共享微控制器，之后进行译码，从而在播放器210上播放出来。
由上述可知，已知技术包含独立的内存，以及以并列接口(parallel)来进行传输。由于光盘(DVD/CD)控制器中包含独立的内存，且MPEG译码器也包含独立的内存，如此一来，将会使播放机的成本提高。
再者，在此先前专利中，DVD/CD控制器是借由并列接口与MPEG译码器进行传输。如熟悉此项技术者所熟知的，由于串行式(serial)ATA(简称SATA)是采用串行传输的方式存取数据，其传输速度较并列接口的传输速度为快，因此可明显地提升数据的传输速度。
目前的平行ATA最大问题是难以将数据传输率提高到100Mbps以上。平行ATA使用的是单端信号系统，容易引起噪音，由于将平行数据传输率提高到100Mbps以上需要新信号系统，故本发明即以串行ATA来解决这些问题，而且串行ATA接口也能抑制导入的噪音。
另外，串行ATA接口是平行ATA接口的重要技术升级，串行ATA的优点为1.点对点连接，不需要进行主/从配置。
2.电缆线可更薄更长
3.串行ATA接口频宽目前是150Mbps，然后会到300Mbps，最后可达600Mbps或以上。
4.其连接器设计具有热插拔、盲配对等特性。
5.在所有数据和控制信息上进行32位循环冗余检查(CyclicRedundancy Check，简称CRC)，使用数学多项式来检查数据的正确性，当数据接收或使用时，在每一个固定大小或一个区块读取后，会跟着读取一个CRC字符或数值，接收设备必须使用数据来计算多项式结果与CRC比对，以确认数据是否正确。
本发明是提供一种以串行的方式传输的光存储控制器，电路上的接脚可大为简化，进而可以缩小芯片的面积，故使播放机的效能提升。
发明内容
本发明涉及一种以串行的方式传输的光存储控制器，应用于光盘控制器与MPEG译码器间信号的传递，借以加强速度传输，并因共享内存而节省内存的浪费。
其装置包括有一光存储控制器，其中至少包括有伺服控制器与光盘控制器；MPEG译码系统，通过一串行式ATA接口连接至该光存储控制器，并与该光存储控制器共享内存。
图1为现有技术的光存储控制器的示意图；图2为现有技术的整合型光盘控制器的示意图；图3为根据本发明的一个较佳实施例的光存储控制器的示意图。
附图标记说明101伺服驱动器102马达103光盘104光学读写单元105信号放大器
106第一内存107数字信号处理器108微控制器109第二内存110译码单元111传输接口112主机中央处理器113第三内存114MPEG译码器115微控制器116播放器117伺服控制器201光盘202马达203光学读写单元204信号放大器205伺服驱动器206光盘控制器207内存208MPEG译码器209微控制器210播放器301伺服控制器303光盘控制器305串行式ATA接口307MPEG译码系统31指令处理单元32中央处理单元33内存仲裁器34共享内存
341第一内存342第二内存具体实施方式
本发明涉及一种以串行的方式传输的光存储控制器，即应用于光盘控制器与MPEG译码器间信号的传递，请参阅图3所示的根据本发明的一个较佳实施例的光盘控制与MPEG译码架构的示意图。
其中伺服控制器(servo controller)与MPEG译码器共享内存，并通过一内存仲裁器(Memory Arbitrator)来进行仲裁。因此，可以达成节省内存的需求。另外，伺服控制器与MPEG译码器的传输是以串行式ATA(简称SATA)的方式进行，由于串行式ATA传输速度较并列传输速度为快，所以可以使播放机的效能提升。
图3为将光存储控制器与MPEG译码系统连接示意图，其中光存储控制器大概分为伺服控制器301、光盘控制器303，进一步还包括有光盘驱动器、激光读写头等(并没有显示于图中，但为熟悉该项技术者所了解)。伺服控制器301包括光盘的驱动系统、光学读写单元等；光盘控制器303则为光盘信号的控制系统，如信号放大、译码、模拟数字转换等。
光盘控制器303将由光盘读出的信号转换编码成MPEG码时，通过串行式ATA接口305传送至MPEG译码系统307，最后经播放系统播出。此MPEG译码系统307可以以硬件译码芯片实施，也可以以计算机中的译码软件实施，从而将存储于光存储系统中光盘的数字MPEG影音档案转换为影音信息播出。
上述MPEG译码系统307为耦接于光存储器的影音译码装置，另外还耦接有一共享内存34，如动态内存的第一内存341，或只读存储器的第二内存342等多个内存，此共享内存34的第一内存341为光盘控制器303内译码/编码所需的记忆暂存区与MPEG译码所需的数据暂存区所共享，如此可避免内存的浪费而降低成本。第二内存则可分别为光盘控制器303与MPEG译码系统307的固件存储区。
与MPEG译码系统307连接的共享内存34是由内存仲裁器33(耦接至中央处理单元32与指令处理单元31)来进行内存配置，从而将内存配置给中央处理单元32的数据处理或过程控制。指令处理单元31用来管理MPEG译码要求与接收中央处理单元32的指令。
本发明使用串行ATA界面作为光存储控制器与MPEG译码系统的传输接口具有下列优点1.点对点连接，不需要进行主/从配置。
2.电缆线可更薄更长3.串行ATA接口频宽目前是150Mbps，然后会到300Mbps，最后可达600Mbps或以上。
4.其连接器设计具有热插拔、盲配对等特性。
5.在所有数据和控制信息上进行32位循环冗余检查(CyclicRedundancy Check，简称CRC)，从而确认资料是否正确。
本发明所提出的MPEG译码系统307与光盘控制器303的连接为串行式ATA接口，其连接方式为熟悉该项技信者所能够达到，并且其伺服控制器301、光盘控制器303与MPEG译码系统的内存使用共享内存34，不仅可以使传输速度加快，另外也可以节省内存的使用。
综上所述，本发明为一具有串行式ATA接口的光存储控制器，在光存储控制系统中，光盘控制器与MPEG译码器之间使用串行式ATA接口，借以加强速度传输，并因共享内存而节省内存的浪费，以技术实施上为一不可多得的发明物品，极具产业上的实用性、新颖性及创造性，完全符合发明专利申请要件，故依法提出申请，敬请详查并授予本案专利，以保障发明者权益。
但以上所述仅为本发明的较佳可行实施例，并非以此来限制本发明的专利范围，故凡是运用本发明说明书及附图内容所作出的等效结构变化，均应包含在本发明的权利保护范围内。
权利要求
1.一种具有串行式ATA接口的光存储控制器，包括一光存储控制器，至少包括有一伺服控制器与一光盘控制器，并耦接一MPEG译码系统，该MPEG译码系统是光存储控制器的影音译码装置；一串行式ATA接口，耦接至该光存储控制器与MPEG译码系统；一共享内存，是耦接至MPEG译码系统内的一个内存仲裁器，从而成为该光存储控制器与MPEG译码系统共享的内存。
2.如权利要求1所述的具有串行式ATA接口的光存储控制器，其中所述的共享内存至少包括有一动态内存与一只读存储器。
3.如权利要求1所述的具有电行式ATA接口的光存储控制器，其中所述的MPEG译码系统至少包括有一中央处理单元与一指令处理单元。
4.如权利要求1所述的具有串行式ATA接口的光存储控制器，其中所述的MPEG译码系统可为一译码芯片，或一译码软件。
5.如权利要求1所述的具有串行式ATA接口的光存储控制器，其中所述的共享内存之一动态内存为该光盘控制器内译码/编码所需的记忆暂存区。
6.如权利要求1所述的具有串行式ATA接口的光存储控制器，其中所述的共享内存的只读存储器分别为光盘控制器与MPEG译码系统的固件存储区。
7.如权利要求1所述的具有串行式ATA接口的光存储控制器，其中所述的内存仲裁器通过串行式ATA接口耦接于光存储控制器。
8.一种具有串行式ATA接口的光存储控制器，包括一光存储控制器，至少包括一伺服控制器、一光盘控制器与一光盘驱动系统；一MPEG译码系统，为耦接至该光存储控制器的影音译码装置；一串行式ATA接口，耦接光存储控制器与MPEG译码系统；一共享内存，至少包括一动态内存与一只读存储器，并耦接该MPEG译码系统内的一个内存仲裁器，该内存仲裁器经串行式ATA接口耦接于光存储控制器，作为光存储控制器与MPEG译码系统共享的内存。
9.如权利要求8所述的具有串行式ATA接口的光存储控制器，其中所述的MPEG译码系统至少包括有一中央处理单元与一指令处理单元。
10.如权利要求8所述的具有串行式ATA接口的光存储控制器，其中所述的MPEG译码系统可为一译码芯片，或一译码软件。
全文摘要
本发明涉及一种以串行的方式传输的光存储控制器，应用于光盘控制器与MPEG译码器间信号的传递，借以加强速度传输，并因共享内存而节省内存的浪费。其中，光存储控制器是通过串行式ATA接口与MPEG译码系统连接，且与MPEG译码系统共享内存，而达到快速与节省成本的目的。
文档编号G06F13/00GK1758731SQ20041008557
公开日2006年4月12日 申请日期2004年10月10日 优先权日2004年10月10日
发明者王正荣, 黄学伟, 刘志文 申请人:扬智科技股份有限公司