专利名称：串行控制器与串行双向控制器的制作方法
技术领域：
本发明有关于一种串行控制器与串行双向控制器，尤其是一种可用以同步传输串行中各级数据信号的反向频率串行控制器与串行双向控制器。
背景技术：
近年来，随着节能减碳的议题逐渐成为全球瞩目的方向，在设计建筑物的外观照明、装置照明或情境照明等商业用途时，利用发光二极管作为照明设备的趋势亦愈加明显。 举例而言，由于红、蓝、绿三色的发光二极管所形成的像素丛集(RGB cluster)，具有相当多样性的光影变化效果，因此，像素丛集(RGBcluster)多被用来针对不同的照明体进行串接，以形成多级串行灯点的条状屏、窗帘屏、或洗墙灯等，应用于长距离灯串的用途。由于此类照明设备，多根据建筑物的外观或不同商业诉求而设计，因此，当所需照明的建筑物外观范围越大，或照明体设计的复杂度越高的时候，设计者则必须串接数量较多的灯点、发光二极管与其驱动频率，以形成较长串的像素丛集，进一步达到较佳的照明效^ ο然而，此种串行像素丛集的问题在于，用来驱动串行中各级灯点的驱动频率，并非单一总体信号(Global signal)；也就是说，各级灯点的驱动频率，皆是根据前一级灯点的驱动频率而来。因此，当串行中某一级驱动频率的信号，因传输距离中可能发生的电容效应或累积效应，而导致该驱动频率的工作周期(Clock duty cycle)偏移时，如驱动频率的信号，高位准的时间与低位准的时间不相等，于此情况之下，在串行多级灯点而形成串行像素丛集时，越后级灯点的驱动频率，其信号的波形，将会因多级累积效应而失真(distortion) 的非常严重。除此之外，由于串行像素丛集中，每一级灯点之间的距离都相当长，若用来驱动灯点的驱动电路，抑或是该级灯点的发光二极管发生异常故障时，则数据信号必须要从最后一级灯点的位置，回拉至第一级灯点处，以进行检错步骤。此种做法不仅降低串行像素丛集的检错效率，如前所述，亦容易造成驱动频率波形失真的问题。
发明内容
鉴于以上，本发明提供一种串行控制器，不仅可用以驱动并串行各级灯点，更可用以解决串行中各级灯点的驱动频率波形失真的问题。其次，本发明另提供一种串行双向控制器，以用以实现各级灯点之间，数据信号可双向传输的目的。本发明提出一种串行控制器，适于接收一外部频率及一输入数据，并输出一反向频率及一输出数据。串行控制器包含一反向器、一串行位点检测器、一同步频率产生器、一串行缓存器与一半周延迟单元。反向器接收外部频率并输出反向频率；串行位点检测器依据外部频率及输入数据而输出一位点信号，其中位点信号为一奇信号或一偶信号；
同步频率产生器依据位点信号及外部频率输出一同步频率，当位点信号为奇信号时，同步频率与外部频率同相，当位点信号为偶信号时，同步频率与外部频率反相；串行缓存器依据同步频率，接收并缓存输入数据后将其输出；半周延迟单元接收来自于串行缓存器的输入数据、延迟同步频率的半周期后，输出为输出数据。本发明另提出一种串行双向控制器，包括一反向器、一输入接点、一串行位点检测器、一同步频率产生器、一串行缓存器、一辨视单元、一半周延迟单元、一输出接点与一数据导向单元。反向器用以接收一外部频率，并将其反相后输出一反向频率；输入接点用以接收一输入数据；串行位点检测器依据外部频率及输入数据而输出一位点信号，其中位点信号为一奇信号或一偶信号；同步频率产生器依据位点信号及外部频率而输出一同步频率，其中当位点信号为奇信号时，同步频率与外部频率同相，而当位点信号为偶信号时，同步频率与外部频率反相；串行缓存器具有一接收端及一传出端，且串行缓存器依据同步频率，而将接收端所收到的信号缓存后，自传出端输出；辨视单元依据输入数据及同步频率，输出一控制信号，其中控制信号包含一回传命令；半周延迟单元具有一输入点及一输出点，其中输入点耦接于传出端，且半周延迟单元将来自输入点的数据延迟同步频率的半周期后，从输出点输出；当数据导向单元接收到回传命令时，数据导向单元将输出接点耦接于接收端，并将输出点耦接于输入接点，而当数据导向单元未接收到回传命令时，则将输入接点耦接于接收端，并将输出点耦接于输出接点。是故，根据本发明的串行控制器形成串行丛集时，可令各级串行控制器的输出数据同步传输于输入数据。其次，根据本发明的又一串行双向控制器形成串行双向丛集时，更可达到各级串行双向控制器之间数据可双向传输(即写入下一级或读回上一级)的目的。以上有关于本发明的内容说明，与以下的实施方式用以示范与解释本发明的精神与原理，并且提供本发明的权利要求保护范围更进一步的解释。有关本发明的特征、实施例与效果，配合附图作较佳实施例详细说明如下。
图IA与图IB为根据本发明第一实施例的串行丛集的应用架构示意图；图2为根据本发明第一实施例的串行控制器的功能方块示意图；图3A为根据本发明第一实施例外部频率与反向频率的波形示意图；图;3B为根据图3A的各输入数据提前半周期的波形示意图；图3C为根据本发明第一实施例串行丛集的输入数据与输出数据的波形示意图；图4A与图4B为根据本发明第一实施例决定位点信号的波形示意图；图5A与图5B为根据本发明第一实施例同步频率的波形示意图6为根据本发明第一实施例的串行控制器的详细电路示意图；图7A为根据本发明第二实施例的串行控制器的功能方块示意图；图7B为根据本发明第三实施例的串行控制器的功能方块示意图；图8A至图8C为根据本发明第二、三实施例，逾时检测器的状态机示意图；图9A与图9B为根据本发明第三实施例决定位点信号的波形示意图；图IOA与图IOB为根据本发明第四实施例的串行双向丛集的应用架构示意11为根据本发明第四实施例的串行双向控制器的功能方块示意图；图12为根据本发明第四实施例外部频率与反向频率的波形示意图；图13为根据本发明第四实施例的串行双向控制器的详细电路示意图；图14A为根据本发明第五实施例的串行双向控制器的功能方块示意图；以及图14B为根据本发明第六实施例的串行双向控制器的功能方块示意图。其中，附图标记发光二极管10
笛一總弟 漸41Λ-Λ- ~·上山弟一兄而42
Λ-Λ- ~‘上山弟二兄而43第一脚51第二脚52第三脚53第一入端61
第二入端62输出端63接收端91传出端92输入点93输出点94串行控制器100，100a,IOOb反向器102,902串行位点检测器104,904同步频率产生器106,906串行缓存器108,908半周延迟单元110,910入切换开关142
出切换开关144选择器146，504，1204第一反向单元502，1202第二反向单元602，1302缓存器604，1304逾时检测器700，1500
串行双向控制器900，900a，900b
输入接点903
辨视单元909
输出接点911
数据导向单元912
串行丛集1000
串行双向丛集9000
数据信号SDIO, SDI1, SDI2, SDIn
外部频率CKI
反向频率CKO
频率信号CKIO，CKI1，CKI2，CKIn
输入数据SDI
输出数据SDO
工作周期TO, Tl, T2, Τ3
位点信号PS
第一上升边缘RE
下降边缘FE
同步频率ITLCK
重置信号RESET
控制信号CS
具体实施例方式图IA与图IB为根据本发明第一实施例的串行控制器的应用架构示意图，其将串行控制器100应用于串行丛集1000，其中串行丛集1000包括多个串行控制器100。根据本发明第一实施例的串行控制器100，可以如图IA所示，用以驱动发光二极管10 ；抑或如图 IB所示，用以驱动舞台灯光控制器(例如但不限于类似DMX 512控制器的功能)，但其应用领域不以此为限。举例而言，串行丛集1000不仅可用来串行并传输数据信号SDIO、SDIU SDI2…SWn至各级串行控制器100，亦可以将传到各级串行控制器100的数据信号，经过转换后输出为脉冲调制信号(Pulse Width Modulation Signal，PWM)，或转换为亮暗信号、马达驱动信号等，以驱动发光二极管10或舞台灯光。其中图IA与图IB中，连接中央控制单元，并接收数据信号SDIO者，为串行丛集 1000中第零级的串行控制器100 ；而连接于第零级的串行控制器100，并以第零级的串行控制器100输出的数据信号SDIl作为其输入数据信号者，为串行丛集1000中第一级的串行控制器100。图2为根据本发明第一实施例的串行控制器100的功能方块示意图，其中串行控制器100适于接收一外部频率CKI及一输入数据SDI，并输出一反向频率CKO及一输出数据SD0。以图IA的串行丛集1000中的第零级的串行控制器100为例，则图2中的外部频率 CKI与反向频率CKO分别相应于图IA中的频率信号CKIO与CKIl ；图2中的输入数据SDI 与输出数据SDO分别相应于图IA中数据信号SDIO与SDI1。以下的详细说明以串行丛集1000中的第零级的串行控制器100为例，但非以此为限，串行丛集1000中的任一级串行控制器100皆为本发明的保护范围，以下以第零级的串行控制器100作为说明的实施例而已。串行控制器100包括一反向器102、一串行位点检测器104、一同步频率产生器 106、一串行缓存器108与一半周延迟单元110。反向器102接收外部频率CKI并输出反向频率CK0，如图3A所示，令反向频率CKO 的相位于任一个工作周期TO、Tl、T2、T3时，皆会反相于外部频率CKI。由于外部频率CKI在串行丛集1000中的每一传输级之间，皆会被反相而输出反向频率CK0，因此，如果在传输过程中，外部频率CKI的工作周期(Clock duty cycle)有不平均的现象时，该现象即可通过下一级的串行控制器100而被平衡回来。是以，根据本发明的实施例，用此方式解决因多级累积效应，而引起外部频率CKI波形失真的问题。串行位点检测器104的输入端用以接收外部频率CKI及输入数据SDI，并据以输出一位点信号PS，其中位点信号PS为一奇信号或一偶信号。如图4A所示，当外部频率CKI 于其第一上升边缘RE (Rising Edge)时，若串行位点检测器104检测到输入数据SDI为低位准时，串行位点检测器104即输出偶信号为位点信号PS ；否则，如图4B所示，当外部频率 CKI于其第一上升边缘RE (Rising Edge)时，若串行位点检测器104检测到输入数据SDI为高位准时，则串行位点检测器104输出奇信号为位点信号PS。根据本发明第一实施例的串行控制器100，奇信号与偶信号分别用以指示该级串行控制器100的位点位置位于串行丛集1000中的偶级传输点(第0级、第2级…)或奇级传输点(第1级、第3级)。同步频率产生器106依据位点信号PS及外部频率CKI而输出一同步频率ITLCK， 举例而言，当串行位点检测器104输出的位点信号PS为奇信号时，如图5A所示，同步频率 ITLCK与外部频率CKI同相，而当位点信号PS为偶信号时，则如图5B所示，同步频率ITLCK 则与外部频率CKI反相。请参阅图6，为根据本发明第一实施例串行控制器100，其内部的详细电路示意图。同步频率产生器106可包括一第一反向单元502与一选择器504，其中第一反向单元 502用以接收外部频率CKI，并将外部频率CKI反相后输出至选择器504。选择器504的二输入端分别连接于第一反向单元502与外部频率CKI，也就是说，选择器504可选择性地以外部频率CKI或经由第一反向单元502反相后的外部频率CKI为其输出。承前例而言，即当位点信号PS为奇信号时，选择器504即将外部频率CKI输出为同步频率ITLCK ；而当位点信号PS为偶信号时，选择器则将第一反向单元502的输出(即反相后的外部频率CKI) 做为同步频率ITLCK。藉此，无论串行控制器100位于串行丛级1000中的奇级传输点或偶级传输点，同步频率产生器106皆可用以产生一不受传输点位置限制的同步频率ITLCK，于此，同步频率ITLCK即与第零级(或偶数级)传输点的串行控制器100所接收到的频率相位差一百八十度。(以确保在数据传输过程中有足够的设定时间(setup time)与保持时间 (hold time))。串行缓存器108依据同步频率ITLCK，接收并缓存输入数据SDI，再将输入数据SDI 输出至半周延迟单元110，完成串行中各级数据信号的传输。除此之外，如图IA与图IB所示，当串行控制器100用来作为驱动发光二极管10或舞台灯光控制器(DMX 512)的驱动电路时，串行缓存器108亦可将其内部缓存的输入数据SDI，经缓冲处理(意即将串行缓存器108中的输入数据SDI缓存于一缓冲缓存器)后，输出为脉冲调制信号(Pul se WidthModulation Signal,PWM)，即将缓冲缓存器中的数据转为PWM信号，以驱动发光二极管10。 又或是将缓冲缓存器中的数据转为亮暗、马达驱动信号等，以驱动其它电子零组件，如舞台灯光执行其预设功能。由于反向频率CKO为外部频率CKI的反相(意即各级串行控制器100的输入频率反相于上一级串行控制器100的输入频率)，因此各级串行控制器100的输出数据SDO皆会比预期提早半个周期到达其下一级的串行控制器100。如图;3B所示，则输入数据SDIl会于频率信号CKIl于工作周期Tl的下降边缘 FE(Falling edge)时即被触发，而提前半个周期到达第一级串行控制器100。依此而言，若串行丛集1000中串行有η个串行控制器100，则第η级串行控制器100的输出数据SDO即会提早η/2周期到达其下一级的串行控制器100。为了解决此一问题，根据本发明的第一实施例，半周延迟单元110用以接收来自串行缓存器108的输入数据SDI，并将输入数据SDI 以同步频率ITLCK的半周期延迟后，再输出为输出数据SD0。如图6所示，根据本发明的第一实施例，半周延迟单元110包括一第二反向单元 602与一缓存器604。第二反向单元602接收同步频率ITLCK，并将同步频率ITLCK反相后输出至缓存器604。缓存器604的一端用以接收输入数据SDI，并且根据被第二反向单元 602反相后的同步频率ITLCK触发后，再输出数据SD0。藉此，半周延迟单元110可将自串行缓存器108输出的信号(即半周延迟单元110接收到的信号)，延迟同步频率ITLCK的半周期后(亦即让下降边缘FE往后延半个周期的时间)，如此一来，缓存器604所输出的输出数据SDO即可与反向频率CKO同步，以达到串行丛集1000中各级串行控制器100的输出数据SDO皆可同步于输入数据SDI的目的。请配合参阅图1Α、图IB与图3C，当串行丛集1000中，第零级串行控制器100的输入数据SDIO于工作周期Tl内传输至第一级串行控制器100时，第一级串行控制器100即可于工作周期Τ2内接收到其输入数据SDI1，以完成各级串行控制器100同步传输的目的。其次，由于串行丛集1000为各级串行控制器100串接传输，其数据信号(输入数据SDI与输出数据SD0)皆为一级一级往后传递，因此各级串行控制器100皆需要通过其内部的译码机制，以辨识数据信号是否属于该级串行控制器100所读取。当串行丛集1000 在长距离传输中有噪声(noise)干扰，或遭遇热插拔等情况，串行控制器100的解码机制可能会出错并造成混乱。为了解决此一问题，根据本发明第二实施例，如图7A所示，串行控制器IOOa更可包括一逾时检测器700，逾时检测器700用以接收外部频率CKI，并在外部频率 CKI满足一特定条件时，输出一重置信号RESET予串行缓存器108，令串行控制器100即使遇到热插拔或噪声干扰，亦可经过重置信号RESET的触发，而重新恢复其解码机制。图8A为根据本发明第二实施例，逾时检测器700的状态机示意图。逾时检测器 700包括步骤S802、S804、S806、S808、S810与S812。逾时检测器700首先执行步骤S802 等待外部频率CKI，当外部频率CKI产生时，逾时检测器700于步骤S804中判断该外部频率 CKI产生时，其间隔前一个外部频率CKI的时间是否达一第一预定时间。若是，则逾时检测器700于步骤S806中继续等待下一个外部频率CKI产生；否则，则回到步骤S802重新开始其状态。逾时检测器700于步骤S806继续等待下一个外部频率CKI后，续于步骤S808中判断其等待时间是否已达一第二预定时间。若是，则逾时检测器700执行步骤S812，输出重置信号RESET ；否则，逾时检测器700进入步骤S810，判断外部频率CKI是否产生，其中若外部频率CKI已产生，逾时检测器700即回到步骤S802重新开始其状态机制；若外部频率 CKI仍未产生，则逾时检测器700回到步骤S806继续等待。举例而言，请一并参阅图8B与图8C，其中图8B的相对时序波形图，为逾时检测器 700的状态机沿着步骤S802、S804、S806、S808至S812输出重置信号RESET ；而图8C为逾时检测器700的状态机沿着步骤S802、S804、S806、S808，S810而回到S802重新开始其判断机制(连续二个外部频率间隔的时间未达第二预定时间，致使逾时检测器700沿着步骤 S808到S810而回到S802)。其中第一预定时间与第二预定时间可分别由使用者自行预定， 例如第一预定时间可为100个频率周期时间(Clock cycle)、第二预定时间为50个频率周期时间(Clock cycle)等等。图7B为根据本发明第三实施例的串行控制器100b，其功能方块示意图。其中逾时检测器700可与串行位点检测器104整合为单一电路方块，以降低电路额外的制作成本及减少部分芯片的使用面积。于此，串行位点检测器104亦可通过检测重置信号RESET与外部频率CKI来判断串行控制器100于串行丛集1000中的位点位置。举例而言，请参阅图9A，当逾时检测器700产生重置信号RESET时，若此时串行位点检测器104检测到的外部频率CKI为高位准，则串行位点检测器104输出奇信号为位点信号PS ；否则，即如图9B所示，当逾时检测器700产生重置信号RESET时，若串行位点检测器104检测到的外部频率CKI为低位准，则串行位点检测器104输出偶信号为位点信号PS。由此，根据本发明第三实施例的串行控制器100b，不仅可将逾时检测器700整合于串行位点检测器104中，达到单一电路方块的目的，更提供了另一种根据重置信号RESET 以判断串行控制器100位点位置的方法。为了达到串行控制器100中的数据可双向传输的目的，图IOA与图IOB为根据本发明第四实施例的串行双向控制器的应用架构示意图，其将串行双向控制器900应用于串行双向丛集9000，其中串行双向丛集9000包括多个串行双向控制器900。根据本发明第四实施例的串行双向控制器900，可以如图IOA所示，用以驱动发光二极管10 ；抑或如图IOB 所示，用以驱动舞台灯光控制器(例如但不限于类似DMX 512控制器的功能)，但其应用领域不以此为限。举例而言，串行双向丛集9000不仅可用来串行并双向传输数据信号SDI0、 SDIU SDI2…SWn于各级串行双向控制器900之间，亦可以将传到各级串行双向控制器 900的数据信号数据信号SDI0、SDI1、SDI2…SWn，经过转换后输出为脉冲调制信号(Pulse Width Modulation Signal, PWM)，或转换为亮暗信号、马达驱动信号等，以驱动发光二极管 10或舞台灯光。图11为根据本发明第四实施例的串行双向控制器900的功能方块示意图，串行双向控制器900包括一反向器902、一输入接点903、一串行位点检测器904、一同步频率产生器906、一串行缓存器908、一辨视单元909、一半周延迟单元910、一输出接点911、与一数据导向单元912。反向器902接收外部频率CKI并输出反向频率CK0，如图12所示，令反向频率CKO 的相位于任一个工作周期TO、Tl、T2、T3时，皆会反相于外部频率CKI。输入接点903用以接收一输入数据SDI。串行位点检测器904的输入端用以接收外部频率CKI及输入数据SDI，并据以输出一位点信号PS，位点信号PS为一奇信号或一偶
10信号。其中串行位点检测器904输出的位点信号PS为奇信号或偶信号的判断方式，可如第一、二实施例，根据外部频率CKI于其第一上升边缘RE(Rising Edge)时，输入数据SDI的高或低位准来决定。其次，用以判断该级串行双向控制器900的位点位置位于串行双向丛集9000中的奇级或偶级传输点的方式，亦可根据串行双向控制器900中一重置信号RESET 来决定(如第三实施例)。同步频率产生器906依据位点信号PS及外部频率CKI而输出一同步频率ITLCK， 举例而言，当串行位点检测器904输出的位点信号PS为奇信号时，同步频率ITLCK与外部频率CKI同相；而当位点信号PS为偶信号时，同步频率ITLCK则与外部频率CKI反相。请参阅图13，为根据本发明第四实施例串行双向控制器900，其内部的详细电路示意图。同步频率产生器906可包括一第一反向单元1202与一选择器1204，其中第一反向单元1202用以接收外部频率CKI，并将外部频率CKI反相后输出至选择器1204。选择器 1204的二输入端分别连接于第一反向单元1202与外部频率CKI，也就是说，选择器1204可选择性地以外部频率CKI或经由第一反向单元1202反相后的外部频率CKI为其输出。承前例而言，当位点信号PS为奇信号时，选择器1204即将外部频率CKI输出为同步频率ITLCK ； 而当位点信号PS为偶信号时，选择器则将第一反向单元1202的输出(即反相后的外部频率CKI)做为同步频率ITLCK。藉此，无论串行双向控制器900位于串行双向丛级9000中的奇级传输点或偶级传输点，同步频率产生器906皆可用以产生一不受传输点位置限制的同步频率ITLCK，于此，同步频率ITLCK即与第零级(或偶数级)传输点的串行双向控制器900 所接收到的频率相位差一百八十度。(以确保在数据传输过程中有足够的设定时间(setup time)与保持时间(hold time))。串行缓存器908具有一接收端91及一传出端92，串行缓存器908依据同步频率 ITLCK，将自接收端91所收到的信号缓存后再由传出端92输出。其次，如前一实施例所述， 如图IOA与图IOB所示，当串行双向控制器900用来作为驱动发光二极管10或舞台灯光控制器(DMX 512)的驱动电路时，串行缓存器908亦可将其内部缓存的输入数据SDI，经缓冲处理(意即将串行缓存器908中的输入数据SDI缓存于一缓冲缓存器)后，输出为脉冲调制信号(Pulse Width Modulation Signal，PWM)，即将缓冲缓存器中的数据转为PWM信号， 以驱动发光二极管10。又或是将缓冲缓存器中的数据转为亮暗、马达驱动信号等，以驱动其它电子零组件，如舞台灯光执行其预设功能。半周延迟单元910具有一输入点93及一输出点94，其中输入点93耦接于传出端 92，且半周延迟单元910将来自输入点93的数据以同步频率ITLCK的半周期延迟后，再从输出点94输出。如图13所示，半周延迟单元910可包括一第二反向单元1302与一缓存器 1304。第二反向单元1302接收同步频率ITLCK，并将同步频率ITLCK反相后输出至缓存器 1304。缓存器1304的一端连接输入点93，并且根据被第二反向单元1302反相后的同步频率ITLCK触发后，再将信号输出至输出点94。藉此，半周延迟单元910可将自传出端92输出的信号(即输入点93接收到的信号)，延迟同步频率ITLCK的半周期后，再由输出点94 输出，以达到自输出点94输出的信号可同步于输入数据SDI的目的。辨视单元909用以接收数据导向单元912的输出数据(初始状态预设为写入下一级传输点，故数据导向单元912的输出数据即为输入数据SDI)及同步频率ITLCK，并据此输出一控制信号CS，其中控制信号CS包含一回传命令Readmode。举例而言，输入数据SDI中可含有信息标语Header，辨视单元909即可藉由对输入数据SDI中的信息标语Header进行译码，以辨识输入数据SDI是要被传输并写入下一级串行双向控制器900，或是读回该级串行双向控制器900的状态值。于此，为减少芯片的使用面积，设计者可于设计电路时，选择将辨视单元909与串行缓存器908整合为单一电路方块，并据以降低电路额外的制作成本。当数据导向单元912接收到回传命令Readmode时，数据导向单元912即将输出接点911耦接于串行缓存器908的接收端91 (亦即将输出接点911的信号传给接收端91)，并将半周延迟单元910的输出点94耦接于输入接点903，以将输出接点911的信号同步回传至输入接点903。而当数据导向单元912未接收到回传命令Readmode时，数据导向单元912则将输入接点903耦接于串行缓存器908的接收端91，并且将半周延迟单元910的输出点94耦接于输出接点911，以将输入接点903的输入数据SDI同步写至串行双向丛集9000中后一级的串行双向控制器900。数据导向单元912可包括一入切换开关(输入双向缓冲器)142、一出切换开关 (输出双向缓存器)144与一选择器146。入切换开关142具有一第一端41、一第二端42及一第三端43，且第一端41耦接于输入接点903。出切换开关144具有一第一脚51、一第二脚52及一第三脚53，且第一脚51耦接于输出接点911，第三脚53耦接于输出点94与第三端43。选择器146具有一第一入端61、一第二入端62及一输出端63，且第一入端61耦接于第二脚52，第二入端62耦接于第二端42，输出端63耦接于接收端91。更明确地说，当数据导向单元912接收到回传命令Readmode时，入切换开关142 令第一端41耦接于第三端43，出切换开关144令第一脚51耦接于第二脚52，且选择器146 令第一入端61耦接于输出端63，以将第一脚51的信号(即输出接点911)同步回传至第一端41 (即输入接点903)。而当数据导向单元912未接收到回传命令Readmode时，入切换开关142则令第一端41耦接于第二端42，出切换开关144令第一脚51耦接于第三脚53，且选择器146令第二入端62耦接于输出端63，以将第一端41 (即输入接点90 的信号同步写入第一脚51 (即输出接点911)，以作为串行双向丛集9000中下一级串行双向控制器900的输入数据SDI。为了解决串行双向丛集9000在长距离传输中，受到噪声(noise)干扰，或遭遇热插拔等情况，而致使串行双向控制器900的解码机制可能出错并造成混乱的问题，根据本发明第五实施例，如图14A所示，串行双向控制器900a更可包括一逾时检测器1500，逾时检测器1500用以接收外部频率CKI，并在外部频率CKI满足一特定条件时，输出一重置信号 RESET予串行缓存器908，令串行双向控制器900a即使遇到热插拔或噪声干扰，亦可经过重置信号RESET的触发，而重新恢复其解码机制。其中逾时检测器1500的状态机示意图，同第二、三实施例的逾时检测器700，故在此不再重述。其次，如同本发明第三实施例(请参阅图7B)，为了降低电路额外的制作成本及减少芯片的使用面积，请参阅图14B，根据本发明第六实施例的串行双向控制器900b，逾时检测器1500可选择整合于串行位点检测器904中，以达到单一电路方块的目的。藉此，串行位点检测器904亦可通过检测重置信号RESET与外部频率CKI来判断该级串行双向控制器 900的位点位置位于串行双向丛集9000中的奇级或偶级传输点，其判断方式同本发明第三实施例，故在此不在赘述。
是以，根据本发明的第一实施例，利用串接各级串行控制器100以形成串行丛集 1000时，同步频率产生器106可用以产生一不受串行控制器100的传输位点影响的同步频率ITLCK。其次，串行控制器100更可通过半周延迟单元110，以实现长距离串行中各级串行控制器100的数据信号同步传输的目的。除此之外，根据本发明第四实施例的串行双向控制器900，更可进一步达到各级串行双向控制器900之间数据信号双向传输的目的，以在串行双向控制器900工作异常时，提高串行双向丛集9000的检错效率。
权利要求
1.一种串行控制器，适于接收一外部频率及一输入数据，并输出一反向频率及一输出数据，其特征在于，该串行控制器包含一反向器，接收该外部频率并输出该反向频率；一串行位点检测器，依据该外部频率及该输入数据而输出一位点信号，该位点信号为一奇信号或一偶信号；一同步频率产生器，依据该位点信号及该外部频率而输出一同步频率，当该位点信号为该奇信号时，该同步频率与该外部频率同相，当该位点信号为该偶信号时，该同步频率与该外部频率反相；一串行缓存器，依据该同步频率而接收并缓存该输入数据后将其输出；及一半周延迟单元，接收来自于该串行缓存器的该输入数据、延迟该同步频率的半周期后，输出为该输出数据。
2.如权利要求1所述的串行控制器，其特征在于，当该外部频率于一第一上升边缘，且该输入数据为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。
3.如权利要求1所述的串行控制器，其特征在于，该同步频率产生器于该位点信号为该奇信号时，将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该同步频率产生器将该外部频率反相后输出为该同步频率。
4.如权利要求3所述的串行控制器，其特征在于，该同步频率产生器包含一第一反向单元，接收该外部频率并将其反相后输出；以及一选择器，当该位点信号为该奇信号时，该选择器将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该选择器将该第一反向单元的输出做为该同步频率。
5.如权利要求1所述的串行控制器，其特征在于，该半周延迟单元包含一第二反向单元，将该同步频率反相；以及一缓存器，依据被反相的该同步频率接收该输入数据后将其输出。
6.如权利要求1所述的串行控制器，其特征在于，还包含一逾时检测器，该逾时检测器于该外部频率满足一条件时，输出一重置信号予该串行缓存器。
7.如权利要求6所述的串行控制器，其特征在于，当该逾时检测器输出该重置信号，且该外部频率为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。
8.—种串行双向控制器，其特征在于，包含一反向器，接收一外部频率并将其反相后输出一反向频率；一输入接点，接收一输入数据；一串行位点检测器，依据该外部频率及该输入数据而输出一位点信号，该位点信号为一奇信号或一偶信号；一同步频率产生器，依据该位点信号及该外部频率而输出一同步频率，当该位点信号为该奇信号时，该同步频率与该外部频率同相，当该位点信号为该偶信号时，该同步频率与该外部频率反相；一串行缓存器，具有一接收端及一传出端，该串行缓存器依据该同步频率，而将该接收端所收到的信号缓存后自该传出端输出；一辨视单元，依据该输入数据及该同步频率，而输出一控制信号，该控制信号包含一回传命令；一半周延迟单元，具有一输入点及一输出点，该输入点耦接于该传出端，该半周延迟单元将自该输入点的数据延迟该同步频率的半周期后，从该输出点输出；一输出接点；以及一数据导向单元，当接收到该回传命令时，该数据导向单元将该输出接点耦接于该接收端，并将该输出点耦接于该输入接点，当该数据导向单元未接收到该回传命令时，将该输入接点耦接于该接收端，并将该输出点耦接于该输出接点。
9.如权利要求8所述的串行双向控制器，其特征在于，该数据导向单元包含一入切换开关，具有一第一端、一第二端及一第三端，该第一端耦接于该输入接点；一出切换开关，具有一第一脚、一第二脚及一第三脚，该第一脚耦接于该输出接点，该第三脚耦接于该输出点及该第三端；以及一选择器，具有一第一入端、一第二入端及一输出端，该第一入端耦接于该第二脚，该第二入端耦接于该第二端，该输出端耦接于该接收端；其中，当接收到该回传命令时，该入切换开关使该第一端耦接于该第三端、该出切换开关使该第一脚耦接于该第二脚、且该选择器使该第一入端耦接于该输出端，当未接收到该回传命令时，该入切换开关使该第一端耦接于该第二端、该出切换开关使该第一脚耦接于该第三脚、且该选择器使该第二入端耦接于该输出端。
10.如权利要求8所述的串行双向控制器，其特征在于，该同步频率产生器于该位点信号为该奇信号时，将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该同步频率产生器将该外部频率反相后输出为该同步频率。
11.如权利要求10所述的串行双向控制器，其特征在于，该同步频率产生器包含一第一反向单元，接收该外部频率并将其反相后输出；以及一选择器，当该位点信号为该奇信号时，该选择器将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该选择器将该第一反向单元的输出做为该同步频率。
12.如权利要求8所述的串行双向控制器，其特征在于，该半周延迟单元包含一第二反向单元，将该同步频率反相；以及一缓存器，依据被反相的该同步频率接收该输入点的信号并将其输出。
13.如权利要求8所述的串行双向控制器，其特征在于，当该外部频率于一第一上升边缘，且该输入数据为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。
14.如权利要求8所述的串行双向控制器，其特征在于，还包含一逾时检测器，该逾时检测器于该外部频率满足一条件时，输出一重置信号予该串行缓存器。
15.如权利要求14所述的串行双向控制器，其特征在于，当该逾时检测器输出该重置信号，且该外部频率为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。
全文摘要
本发明公开了一种串行控制器与串行双向控制器，该串行控制器适于接收一外部频率及一输入数据，并输出一反向频率及一输出数据。串行控制器包含一反向器、一串行位点检测器、一同步频率产生器、一串行缓存器与一半周延迟单元。藉此，串行控制器能够在反向频率串行时，不致有数据信号与驱动频率不同步的问题。此外，串行双向控制器另包括辨视单元与数据导向单元，令串行控制器将目前的状态回传至中央控制单元，以做为检错的参考。
文档编号H05B37/02GK102340909SQ20101023859
公开日2012年2月1日 申请日期2010年7月23日 优先权日2010年7月23日
发明者吴肯唐, 李振戎 申请人:聚积科技股份有限公司