用于操作双芯片组网络接口控制器的方法和系统的制作方法
【技术领域】
[0001]本发明的领域是数据处理，或者更具体地说，是用于操作包括高性能介质访问控制芯片组和低性能介质访问控制芯片组的双芯片组NIC的方法、装置和产品。
【背景技术】
[0002]现代计算系统使用扩展卡或板上适配器形式的通信适配器，以便经由数据通信网络与其它计算机通信。这些通信适配器可以能够以极高的速度发送和接收数据。这些通信适配器还可以消耗大量电力以便支持高数据交换速度，即使当通信适配器以远低于其能力的速度发送和接收数据时也是如此。
【发明内容】
[0003]操作包括高性能介质访问控制芯片组和低性能介质访问控制芯片组的双芯片组NIC，包括:NIC控制模块确定由所述NIC处理的网络业务量；所述NIC控制模块确定由所述NIC处理的所述网络业务量是否超过预定阈值；响应于确定由所述NIC处理的所述网络业务量超过预定阈值，所述NIC控制模块配置所述NIC以针对数据通信操作使用所述高性能介质访问控制芯片组的控制逻辑；以及响应于确定由所述NIC处理的所述网络业务量未超过所述预定阈值，所述NIC控制模块配置所述NIC以针对数据通信操作使用所述低性能介质访问控制芯片组的控制逻辑。
[0004]如附图中所示出的，从以下对本发明的实例实施例的更具体的描述，本发明的上述和其它目标、特性和优点将是显而易见的，其中相似参考标号通常表示本发明的实例实施例的相似部件。
【附图说明】
[0005]图1示出根据本发明实施例的双芯片组NIC的框图；
[0006]图2示出根据本发明实施例的包括可以包含双芯片组NIC的实例计算机的自动化计算机器的框图；
[0007]图3示出显示根据本发明实施例的用于操作包括高性能介质访问控制芯片组和低性能介质访问控制芯片组的双芯片组NIC的实例方法的流程图；
[0008]图4示出显示根据本发明实施例的用于操作包括高性能介质访问控制芯片组和低性能介质访问控制芯片组的双芯片组NIC的其它实例方法的流程图。
【具体实施方式】
[0009]参考从图1开始的附图，描述了用于操作包括高性能介质访问控制芯片组和低性能介质访问控制芯片组的双芯片组NIC的实例方法、装置和产品。图1示出根据本发明实施例的双芯片组NIC(102)的框图。图1的NIC(102)表示将计算机连接到计算机网络的计算机硬件组件。图1的NIC(102)可以位于个人计算机、数据中心中的刀片服务器、独立服务器或其它计算系统中。图1的NIC(102)可以实现为扩展卡，耦合该扩展卡以便经由总线接口(103)与计算机总线(100)进行数据通信。备选地，NIC(102)可以内置到计算机的母板中，并且进行耦合以便与也位于母板上的计算机总线(100)进行数据通信。在图1的实例中，可以实现NIC(102)以使计算机能够通过许多不同数据通信协议与计算机网络(128)通信，例如NIC(102)可以实现为以太网适配器、光纤通道适配器、以太网光纤通道适配器等。
[0010]图1 的 NIC(102)包括传输(“Tx”)FIFO(104)和接收(“Rx”)FIFO(106)。在图1的实例中，Tx FIFO (104)可以包括计算机存储器，以便存储要经由总线接口(103)和总线(100)从NIC(102)传输到计算系统中的其它组件(例如计算机处理器)的分组。在图1的实例中，RxFIFO (106)可以包括计算机存储器，以便存储NIC (102)经由总线接口(103)和总线(100)从计算系统中的其它组件(例如计算机处理器)接收的分组。这样，Tx FIFO(104)和Rx FIFO(106)可以用于存储NIC(102)接收和传输的数据分组。
[0011]图1的NIC(102)包括高性能介质访问控制芯片组(108)和低性能介质访问控制芯片组(118)两者。在图1的实例中，高性能介质访问控制芯片组(108)和低性能介质访问控制芯片组(118)可以实现为自动化计算机器，包括处理单元、电路、计算机存储器，以及被配置为执行功能的类似计算组件，这些功能使NIC (102)能够执行通过介质无关接口(“MII”)与数据通信网络(128)进行数据通信。
[0012]在图1的实例中，高性能介质访问控制芯片组(108)包括Tx控制(110)模块和Rx控制(112)模块。Tx控制(110)模块例如可以实现为电路，其被配置为将消息和数据加载到Tx FIFO(104)中，以便经由总线接口 (103)和总线(100)从NIC(102)传输到计算系统中的其它组件(例如计算机处理器)。Rx控制(112)模块例如可以实现为电路，其被配置为检索和处理来自Rx FIFO(106)的消息和数据，以便随后由NIC(102)传输到数据通信网络(128)。在图1的实例中，低性能介质访问控制芯片组(118)包括类似的Tx控制(120)模块和Rx控制(122)模块。
[0013]在图1的实例中，高性能介质访问控制芯片组(108)和低性能介质访问控制芯片组(118)还包括处理器(114、126)。在图1的实例中，每个处理器(114、126)表示用于处理计算机程序指令的计算机器。在图1的实例中，高性能介质访问控制芯片组(108)中的处理器(114)可以以高于低性能介质访问控制芯片组(118)中的处理器(126)的时钟速率操作，以便高性能介质访问控制芯片组(108)中的处理器(114)可以以快于低性能介质访问控制芯片组(118)中的处理器(126)的速度执行计算机程序指令。这样，高性能介质访问控制芯片组(108)可以提供高于低性能介质访问控制芯片组(118)的性能。
[0014]高性能介质访问控制芯片组(108)包括卸载引擎(124)。在图1的实例中，卸载引擎(124)可以实现为自动化计算级群(例如数字电路)，以便处理整个协议栈，从而将这种处理从包括NIC(102)的计算系统中的计算机处理器“卸载”到实际NIC(102)本身。例如，当NIC(102)实现为以太网适配器时，图1的卸载引擎(124)可以处理整个TCP/IP栈。因此，卸载引擎(124)可以负责执行某些功能，例如使用3-路握手建立连接，确认接收的分组，计算校验和及序列号等。这样，将这些功能的部分或全部移动到诸如卸载引擎(124)之类的专用硬件，可以释放计算系统的主CPU以便执行其它任务。
[0015]读者应该理解，低性能介质访问控制芯片组(118)不包括卸载引擎。因为高性能介质访问控制芯片组(108)的卸载引擎(124)表示额外消耗电力的计算机硬件，所以在低网络带宽期间可以使用低性能介质访问控制芯片组(118)以便减少NIC(102)使用的电量。此外，高性能介质访问控制芯片组(108)中存在卸载引擎(124)可以导致高性能介质访问控制芯片组(108)相对于低性能介质访问控制芯片组(118)而提高性能。
[0016]在图1的实例中，NIC (102)还包括共享存储器(116)，其可由高性能介质访问控制芯片组(108)和低性能介质访问控制芯片组(118)访问。图1的共享存储器(116)可以包括存储在共享存储器(116)中用于管理NIC(102)的操作的控制逻辑，例如NIC控制模块(302)。图1的NIC控制模块(302)例如可以实现为在计算机硬件(例如计算机处理器)上执行的计算机程序指令的模块。
[0017]图1的NIC控制模块(302)可以包括以下计算机程序指令:当执行它们时，确定由NIC(102)处理的网络业务量。在图1的实例中，确定由NIC(102)处理的网络业务量可以包括确定由NIC(102)在预定周期时间内处理的网络业务量。在图1的实例中，由NIC(102)处理的网络业务量例如可以根据NIC(102)在特定时间单位内处理的字节数来表示。由NIC(102)处理的网络业务量可以包括NIC(102)接收的数据字节数、NIC(102)传输的数据字节数，或者它们的任意组合。这样，由NIC