专利名称：具有通用串行总线接口的零槽控制器的制作方法
技术领域：
本发明涉及一种VXI总线测试系统中的零槽控制器。
背景技术：
VXI(VMEbus eXtensions for Instrumentation即VME总线在仪器领域的扩展)总线作为新一代仪器接口总线，标志着测量和仪器系统正进入一个崭新的阶段。系统控制器是VXI总线系统的控制核心，它与各仪器设备的接口方式对测试系统性能影响很大。通常按控制器的接口方式把VXI总线测试系统分为外置控制器系统和嵌入式计算机测试系统两种。在使用外置控制器VXI系统时，必须在VXI机箱内插入零槽控制器模块。现有的零槽控制器模块配备IEEE488总线接口、IEEE1394总线接口或MXI总线(多机箱扩展总线)接口等与外置计算机通信。由于上述接口性能均低于VXI总线，因此存在接口性能瓶颈问题，制约了VXI总线性能的发挥。此外，在配置上述零槽模块的系统中，外置的计算机主板不具备相应的标准接口，故计算机通信插槽中需要附加适配卡，以通过相应的零槽模块支持各种VXI仪器模块。这样做增加了测试系统成本。USB(Universal Serial Bus，通用串行总线)是一种应用在计算机领域的新型接口技术，具有高速度、低成本、低功耗和使用维护方便等优点，其所支持的最高数传速度可达480Mb/s。同时，USB作为计算机的标准接口，不需任何适配卡，可直接通过USB电缆同需要通信的设备相连。
发明内容
本发明的目的是提供一种具有通用串行总线接口的零槽控制器，以克服现有的零槽控制器中外置控制器与零槽控制器的接口电路性能较低，制约VXI总线性能发挥的缺陷。它包括零槽CPU电路1、零槽底板2，零槽CPU电路1连接在零槽底板2上的一号ISA总线插槽2-1上以实现与零槽底板2的信号往来，信号的往来遵循ISA总线协议，它还包括ISA/USB控制信号转换电路5和USB接口芯片6，ISA/USB控制信号转换电路5的一个通信端连接在零槽底板2上的二号ISA总线插槽2-2上与零槽底板2实现双向信号的往来，ISA/USB控制信号转换电路5的另一通信端连接USB接口芯片6的一个通信端上以实现地址信号和控制信号的转换，USB接口芯片6的另一个通信端口连接在二号ISA总线插槽2-2的又一端口上以实现数据信号的传输，USB接口芯片6的再一个端口连接在二号ISA总线插槽2-2的再一端上以实现中断请求信号的传输，ISA/USB控制信号转换电路5通过可编程逻辑器件EPLD实现。本发明的零槽CPU电路1为PC/104结构的零槽CPU模块，它通过零槽底板2上的ISA总线与ISA/USB控制信号转换电路5和USB接口芯片6连接，然后通过USB电缆实现与外置控制器的连接，组成一个基本的VXI总线系统。ISA/USB控制信号转换电路5和USB接口芯片6将外置控制器经过USB总线发出的命令转化成零槽CPU电路1能够理解的ISA总线信号，零槽CPU电路1接收到指令后，再通过VXI总线向相应模块发出操作指令。因此在本发明中，包括了ISA接口和USB接口两种结构，其中USB接口部分是由USB接口芯片6(ISP1581)实现的，继而采用通过Altera公司的可编程逻辑器件EPM7128STC100-10实现ISA/USB控制信号转换电路5的功能，从而完成USB接口芯片到ISA总线的数据传输、状态查询和延时等待等功能。USB接口芯片的8位地址线在EPLD内部进行译码，浮动到ISA的相应的I/O空间地址中，译码电路部分是用VHDL语言编写的。EPLD内部的时序转换电路和读写控制电路负责完成USB控制信号和ISA控制信号的命令转换。本发明利用EPLD技术解决了复杂功能电路的可靠性设计，保证模块的稳定性和可维护性。本发明的有益效果是采用计算机标准接口USB直接同VXI系统的零槽控制器连接，不需适配卡。解决了零槽控制器与外置控制器之间接口的速度瓶颈问题，提高了VXI总线测试系统的整体性能。
图1是本发明的结构示意图，图2是本发明的电路连接结构示意图，图3是实施方式二中EPLD的内部逻辑功能示意图。
具体实施例方式具体实施方式
一下面结合图1具体说明本实施方式。它由零槽CPU电路1、零槽底板2、ISA/USB控制信号转换电路5和USB接口芯片6组成，零槽CPU电路1连接在零槽底板2上的一号ISA总线插槽2-1上以实现与零槽底板2的信号往来，信号的往来遵循ISA总线协议，ISA/USB控制信号转换电路5的一个通信端连接在零槽底板2上的二号ISA总线插槽2-2上与零槽底板2实现双向信号的往来，ISA/USB控制信号转换电路5的另一通信端连接USB接口芯片6的一个通信端上以实现地址信号和控制信号的转换，USB接口芯片6的另一个通信端口连接在二号ISA总线插槽2-2的又一端口上以实现数据信号的传输，USB接口芯片6的再一个端口连接在二号ISA总线插槽2-2的再一端上以实现中断请求信号的传输，ISA/USB控制信号转换电路5通过可编程逻辑器件EPLD实现。
具体实施方式
二下面结合图2和图3具体说明本实施方式。本实施方式与实施方式一的不同点是USB接口芯片6选用芯片ISP1581，USB接口芯片6的脚5和脚6分别接收外置控制器通过USB电缆传输过来的数据和信号和向外发送数据和信号。ISA/USB控制信号转换电路5由可编程逻辑芯片5-1和拨码开关5-2组成，可编程逻辑芯片5-1的型号为EPM7128STC100-10，是Altera公司制造的，拨码开关5-2由八位电阻排SWR和八位开关SW1组成，八位电阻排SWR的脚1连电源VCC，八位电阻排SWR的脚2连接八位开关SW1的脚9和可编程逻辑芯片5-1的脚60，八位电阻排SWR的脚3连接八位开关SW1的脚10和可编程逻辑芯片5-1的脚58，八位电阻排SWR的脚4连接八位开关SW1的脚11和可编程逻辑芯片5-1的脚57，八位电阻排SWR的脚5连接八位开关SW1的脚12和可编程逻辑芯片5-1的脚56，八位电阻排SWR的脚6连接八位开关SW1的脚13和可编程逻辑芯片5-1的脚55，八位电阻排SWR的脚7连接八位开关SW1的脚14和可编程逻辑芯片5-1的脚54，八位电阻排SWR的脚8连接八位开关SW1的脚15和可编程逻辑芯片5-1的脚53，八位电阻排SWR的脚9连接八位开关SW1的脚16和可编程逻辑芯片5-1的脚52，八位开关SW1的脚1～脚8都接地；可编程逻辑芯片5-1的脚32、脚31、脚30、脚29、脚28、脚27、脚25和脚24分别连接USB接口芯片6的脚30、脚31、脚32、脚33、脚34、脚35、脚38和脚39以完成地址信号的传递，可编程逻辑芯片5-1的脚35和脚33分别连接USB接口芯片6的脚26和脚27以分别传递“读”和“写”的信号，可编程逻辑芯片5-1通过拨码开关5-2实现寻址方式的转换；ISA总线插槽4包括第一插槽J1、第二插槽J2和跳线插槽J3，第一插槽J1和第二插槽J2是标准PC/104插槽，跳线插槽J3的通用名称为INT-JUMP。第一插槽J1的脚B29接电源VCC、电阻R5的一端和电阻R4的一端，电阻R5的另一端连接第二插槽J2的脚D1，电阻R4的另一端连接第二插槽J2的脚D2，跳线插槽J3的脚2、脚4、脚6、脚8和脚10连接在一起并连接在USB接口芯片6的脚28上以接收中断请求信号，跳线插槽J3的脚1、脚3和脚5分别连接第二插槽J2的脚D3、脚D4和脚D6，跳线插槽J3的脚7和脚9分别连接第一插槽J1的脚B21和脚B23，第一插槽J1的脚D0～脚D7分别连接USB接口芯片6的脚SD0～SD7以传递数据，第二插槽J2的脚SD8～SD15分别连接USB接口芯片6的脚SD8～S15以传递数据，第一插槽J1的脚A0～A9连接可编程逻辑芯片5-1的脚A0～脚A9以传递地址信号；ISA/USB控制信号转换电路5是通过EPLD来实现的。EPLD主要用来完成USB接口芯片ISP1581到ISA总线的数据传输控制、状态查询和延时等待等功能。图3显示了EPLD的内部逻辑功能和其与ISA总线插槽4和USB接口芯片6的连接。USB接口芯片ISP1581的8位地址线在EPLD内部进行译码，浮动到ISA总线的相应I/O空间地址中，译码电路部分是用VHDL语言编写的。EPLD内部的时序转换电路5-4和读写控制电路5-3负责完成ISP1581控制信号和ISA控制信号的命令转换。译码电路5-5给读写控制电路5-3和时序转换电路5-4提供地址使能信号，同时译码电路5-5将ISP1581的不连续分布的寄存器地址浮动到ISA总线的连续的I/O地址空间中去。
在本发明的零槽控制器中，零槽CPU电路通过ISA总线控制外围功能部件，ISA的存储空间为这些外围部件共用，由于PC机只使用低10位口地址信号进行译码，所以只能使用OOH-3FFH之间的1K个地址，除去PC/AT保留的I/O地址外，用户可使用的I/O口地址如表1。
表1用户可使用的I/O口地址
为了不引起I/O地址冲突，EPLD的高端地址使用拨码开关进行设置，为了节省EPLD占用的I/O地址，在译码电路中使用了浮动地址设计。
ISP1581具有8条地址线，共有34个字节的寄存器，占用的地址空间为00H～84H，这些寄存器在有效的地址空间里为不连续分布。由于ISA的I/O地址空间提供给用户使用的部分是有限的，为了提高系统的可扩展性和I/O地址空间的使用效率，并提高了用户可操作性，在译码时使用了地址映射。使用拨码开关5-2对高位地址SA7～SA9进行映射，并将ISP1581中寄存器地址进行了映射和压缩，将50H～84H映射到00H～4EH中未被使用的地址空间上。这样就将ISP1581不连续的寄存器地址映射为ISAI\0空间中连续的地址空间，大大节省了I/O地址空间的使用。在ISA总线中使用了I/O地址空间，即10根地址线SA0～SA9，SA7～SA9作为高端地址段选择线，SA6～SA4作为低端地址选择线，SA0～SA7作为ISP1581的地址译码线。高端地址端选择是通过硬件上的一个拨码开关5-2实现的，将拨码开关设为011时，使用的即为ISA I/O空间的0x300～0x3FF地址，低端地址选择是通过逻辑门实现的，当低端地址为0x00～0x4F时，地址选通，将低端地址选择与高端地址选择结合起来，就将ISAI\0空间的0x300～0x34F定为ISP1581的寻址空间。
在对ISP1581进行寻址时，由于ISP 1581共有59个字节的寄存器不连续的分布在00H-84H的地址范围中，而ISA的I/O地址空间中可用的最大连续空间为71个字节，不能直接把ISP1581的寄存器地址一一对应到ISA的低端I/O空间中。本模块在译码电路中使用了浮动地址技术解决这个问题，将ISP1581的不连续分布的寄存器地址浮动到ISA总线的连续I/O地址空间中，如表2所示。
表2 ISP581到ISA的地址变换
将ISP1581的寄存器地址分为两段，00H～4EH和50H～84H，其中在00H～4EH段，ISP1581实际占用的地址只有25个字节，还剩余15个字节；在50H～84H段，ISP1581用到的地址只有9个。因此可以将这9个寄存器通过译码技术转化到00H～4EH段，并且使用ISA的I/O地址中的00H～4EH段，使得ISP1581的寄存器地址在ISA总线的I/O地址空间中实现了压缩，为系统地址占用节省了空间。
权利要求
1.具有通用串行总线接口的零槽控制器，它包括零槽CPU电路(1)、零槽底板(2)，零槽CPU电路(1)连接在零槽底板(2)上的一号ISA总线插槽(2-1)上以实现与零槽底板(2)的信号往来，信号的往来遵循ISA总线协议，其特征在于它还包括ISA/USB控制信号转换电路(5)和USB接口芯片(6)，ISA/USB控制信号转换电路(5)的一个通信端连接在零槽底板(2)上的二号ISA总线插槽(2-2)上与零槽底板(2)实现双向信号的往来，ISA/USB控制信号转换电路(5)的另一通信端连接USB接口芯片(6)的一个通信端上以实现地址信号和控制信号的转换，USB接口芯片(6)的另一个通信端口连接在二号ISA总线插槽(2-2)的又一端口上以实现数据信号的传输，USB接口芯片(6)的再一个端口连接在二号ISA总线插槽(2-2)的再一端上以实现中断请求信号的传输，ISA/USB控制信号转换电路(5)通过可编程逻辑器件EPLD实现。
2.根据权利要求1所述的具有通用串行总线接口的零槽控制器，其特征在于ISA/USB控制信号转换电路(5)由可编程逻辑芯片(5-1)和拨码开关(5-2)组成，拨码开关(5-2)由八位电阻排(SWR)和八位开关(SW1)组成，八位电阻排(SWR)的脚1连电源(VCC)，八位电阻排(SWR)的脚2连接八位开关(SW1)的脚9和可编程逻辑芯片(5-1)的脚60，八位电阻排(SWR)的脚3连接八位开关(SW1)的脚10和可编程逻辑芯片(5-1)的脚58，八位电阻排(SWR)的脚4连接八位开关(SW1)的脚11和可编程逻辑芯片(5-1)的脚57，八位电阻排(SWR)的脚5连接八位开关(SW1)的脚12和可编程逻辑芯片(5-1)的脚56，八位电阻排(SWR)的脚6连接八位开关(SW1)的脚13和可编程逻辑芯片(5-1)的脚55，八位电阻排(SWR)的脚7连接八位开关(SW1)的脚14和可编程逻辑芯片(5-1)的脚54，八位电阻排(SWR)的脚8连接八位开关(SW1)的脚15和可编程逻辑芯片(5-1)的脚53，八位电阻排(SWR)的脚9连接八位开关(SW1)的脚16和可编程逻辑芯片(5-1)的脚52，八位开关(SW1)的脚1～脚8都接地；可编程逻辑芯片(5-1)的脚32、脚31、脚30、脚29、脚28、脚27、脚25和脚24分别连接USB接口芯片(6)的脚30、脚31、脚32、脚33、脚34、脚35、脚38和脚39以完成地址信号的传递，可编程逻辑芯片(5-1)的脚35和脚33分别连接USB接口芯片(6)的脚26和脚27以分别传递“读”和“写”的信号；ISA总线插槽4包括第一插槽(J1)、第二插槽(J2)和跳线插槽(J3)，第一插槽(J1)的脚B29接电源(VCC)、电阻(R5)的一端和电阻(R4)的一端，电阻(R5)的另一端连接第二插槽(J2)的脚D1，电阻(R4)的另一端连接第二插槽(J2)的脚D2，跳线插槽(J3)的脚2、脚4、脚6、脚8和脚10连接在一起并连接在USB接口芯片(6)的脚28上以接收中断请求信号，跳线插槽(J3)的脚1、脚3和脚5分别连接第二插槽(J2)的脚D3、脚D4和脚D6，跳线插槽(J3)的脚7和脚9分别连接第一插槽(J1)的脚B21和脚B23，第一插槽(J1)的脚D0～脚D7分别连接USB接口芯片(6)的脚SD0～SD7以传递数据，第二插槽(J2)的脚SD8～SD15分别连接USB接口芯片(6)的脚SD8～SD15以传递数据，第一插槽(J1)的脚A0～A9连接可编程逻辑芯片(5-1)的脚A0～脚A9以传递地址信号。
全文摘要
本发明公开一种VXI总线测试系统中的零槽控制器。具有通用串行总线接口的零槽控制器，它由零槽CPU电路1、零槽底板2、ISA/USB控制信号转换电路5和USB接口芯片6组成，1连接在2上的一号ISA总线插槽上以实现与2的信号往来，5的一个通信端连接在2上的二号ISA总线插槽2－2上，5的另一通信端连接6的一个通信端上，6的另一个通信端口连接在2－2的又一端口上以实现数据信号的传输，6的再一个端口连接在2－2的再一端上以实现中断请求信号的传输，5通过可编程逻辑器件EPLD实现。本发明采用标准接口USB直接同VXI系统的零槽控制器连接，解决了零槽控制器与外置控制器之间接口的速度瓶颈问题。
文档编号G06F13/38GK1687913SQ20051000996
公开日2005年10月26日 申请日期2005年4月30日 优先权日2005年4月30日
发明者付平, 黄灿杰, 刘兆庆, 孟升卫 申请人:哈尔滨工业大学