专利名称：计算机系统及电源管理状态切换方法
技术领域：
本发明涉及电源管理的方法，且特别涉及计算机系统的电源管理状态切换的方法。
背景技术：
一般而言，目前的计算机系统设计都会遵照高级组态与电源界面(Advanced Configuration and Power Interface，以下简称ACPI)。
图1为一计算机系统的示意图。计算机系统100包含中央处理器(Central Processing Unit)110、北桥芯片120、南桥芯片130、储存装置140、外围装置150及主存储器(Main Memory)160。北桥芯片120经由总线连接中央处理器110、主存储器160及南桥芯片130。南桥芯片130经由总线连接北桥芯片120、储存装置140、及外围装置150。储存装置140中包含操作系统141。南桥芯片130包含一个仲裁位131(如ACPI定义的PM2_CNT缓存器ARB_DIS位)。
图2为ACPI定义中央处理器的电源状态示意图。ACPI定义中央处理器在工作状态(full running state)时(C0状态)正常地运作，例如执行指令、搬运数据。如果计算机系统100闲置超过一段预定时间，操作系统141会让中央处理器110进入省电状态。
在ACPI标准中所定义的中央处理器省电状态包含第一(C1)、第二(C2)、第三(C3)省电状态以及比C3状态更省电的其它状态，例如C4状态(未图示)。而C2状态会比C1状态省电，C3状态会比C2状态省电。当操作系统141检测到计算机系统100无任何动作时，则会使得中央处理器110进入C3或C4状态(以下简称C3/C4状态)能够使得计算机系统更有效地节省电源。
操作系统141会根据计算机系统100上的总线主控组件动作状态(BusMaster activity status，例如BM_STS缓存器)来决定让中央处理器110进入C2状态或C3状态。总线主控组件是指在计算机系统100中具有总线主控权的组件。
在C2状态中，中央处理器110不执行任何指令，但是能够窥探(snoop)总线主控组件(Bus Master)存取主存储器的动作。如果有中断事件(Breakevent)产生时，亦即产生中断(Interrupt)时、或中央处理器110被请求执行指令时，中央处理器110会从C2状态回到C0状态。
在C3/C4状态中，中央处理器110停止时钟脉冲，同时也不能窥探总线主控组件存取主存储器160的动作。因此C3/C4状态为比C2更省电的状态(称C3/C4状态为无时钟脉冲省电状态)。
为了避免总线主控组件存取主存储器160而破坏了中央处理器110的高速缓存的数据一致性(Cache Coherence)，操作系统141在使得中央处理器110进入C3/C4状态之前，会先将仲裁位131切换至启动状态(例如将ARB_DIS位设为“1”)，以限制任何总线主控组件的请求通过北桥芯片120传送至中央处理器110。
如果有中断事件产生时，例如可能由一个总线主控组件存取主存储器160、或请求中央处理器110执行指令或产生中断(Interrupt)时，则中央处理器110就必需从C3/C4状态回到C0状态。
虽然C3/C4状态相较于C2状态更为省电，但是如果在C3/C4状态时收到了一个中断请求，则执行这个中断请求所要等待的时间(latency)相较于在C2状态时收到中断请求所要等待的时间长。
从南桥芯片130接收到中断请求到中断请求被中央处理器110响应的时间包括中央处理器110从C3/C4状态回到C0状态的时间、切换仲裁位131的时间、南桥芯片130将中断请求传送至北桥芯片120的时间，以及北桥芯片120将中断请求传送至中央处理器110的时间。
图3为一般电源管理状态切换方法流程图。首先南桥芯片130从外围装置150接收到一中断请求(步骤S302)，(中断请求是用以请求中央处理器110执行指令或搬运数据的请求)；接着南桥芯片130使得中央处理器110从C3/C4状态回到C0状态(步骤S304)；当中央处理器110从C3/C4状态回到C0状态之后，关闭仲裁位131(步骤S306)；将中断请求从南桥芯片130传送至北桥芯片120(步骤S308)；最后再将中断请求从北桥芯片传送至中央处理器110(步骤S310)。
由以上的叙述可以发现，当中央处理器在C3/C4状态时收到一中断请求，则必须先让中央处理器从C3/C4状态回到C0状态，之后关闭仲裁位使得中断请求可以先从南桥送到北桥再送到处理器处理，因此从收到中断请求到处理器真正执行中断请求所要等待的时间非常之久。因此，如果是当中断请求是影像处理时，过长时间的等待往往会造成影像播放不流畅的情形发生。
发明内容
本发明提供一种计算机系统电源管理状态切换的方法，可以减少等待时间。
本发明计算机系统电源管理状态切换方法包含有当中央处理器为C3/C4状态时，南桥芯片接收一中断请求；接着将中央处理器的状态转换为C0状态，同时将中断请求传送至北桥芯片暂存；当中央处理器为C0状态后，关闭一仲裁位；最后将中断请求传送到中央处理器处理。
另外，本发明还提供一种电源管理机制的计算机系统，包括有一中央处理器，中央处理器包含有至少三种工作状态，分别为无时钟脉冲省电状态(例如C3/C4)、可窥探省电状态(例如C2)和工作状态；一第一控制芯片，连接至中央处理器；以及一第二控制芯片，连接至第一控制芯片；其中当中央处理器为无时钟脉冲省电状态时，第二控制芯片接收一中断请求后，在使得中央处理器由无时钟脉冲省电状态转换成工作状态的同时将中断请求送至第一控制芯片暂存；当中央处理器为工作状态后，使得中断请求通过第一控制芯片传送至中央处理器处理。
图1为一计算机系统的示意图；图2为ACPI定义中央处理器的电源状态示意图；图3为一般电源管理状态切换方法流程图；图4为本发明电源管理的计算机系统一实施例示意图；图5为本发明一实施例电源管理状态切换的讯号图；图6为本发明电源管理状态切换方法一实施例流程图。
附图符号说明10～中央处理器；20～北桥芯片；30～南桥芯片；60～主存储器；100～计算机系统；110～中央处理器；120～北桥芯片；130～南桥芯片；131～仲裁位；140～储存装置；141～操作系统；150～外围装置；160～主存储器；200～计算机系统；202～主机板；B2～控制总线；B3～总线；T1-T7～时间点。
具体实施例方式
本发明提出一种电源管理状态切换方法，用以改善计算机系统的电源管理状态切换等待时间。
图4为本发明电源管理的计算机系统示意图。其中计算机系统200可能是个人计算机、可携式笔记型计算机、或其它计算机装置。
计算机系统200包含有中央处理器10、北桥芯片20、南桥芯片30、及主存储器60。北桥芯片20经由总线连接中央处理器10、主存储器60、及南桥芯片30。北桥芯片20负责中央处理器10和主存储器60以及其它高时钟脉冲频率的单元之间的讯号传送，上述高时钟脉冲频率的单元例如显示器接口、或高速网络通讯接口。北桥芯片20及南桥芯片30分别为上述第一控制芯片及第二控制芯片的实例，上述第一控制芯片及第二控制芯片并非限定于此。
南桥芯片30经由总线B3连接北桥芯片20，并可以连接储存装置、外围装置。储存装置中包含一操作系统。中央处理器10通过南桥芯片30和储存装置、外围装置以较低时钟脉冲频率传送讯号。
计算机系统200包含一个仲裁位如同ACPI中所定义的PM2_CNT缓存器中ARB_DIS位。仲裁位设置在北桥芯片20中。需要了解的是，仲裁位也可以设置在计算机系统200的其它位置。
仲裁位启动(ARB_DIS＝1)时会限制任何总线主控组件的请求通过北桥芯片20，相对地，当仲裁位关闭(ARB_DIS＝0)时，总线主控组件的请求才可通过北桥芯片20。
在此实施例中，南桥芯片30可以经由一控制总线B2控制中央处理器10的状态。
假设中央处理器10起初在C0工作状态时，当操作系统检测到计算机系统200已超过一预定时间无任何动作时，操作系统会根据系统上的总线主控组件动作状态(Bus Master activity status，例如BM_STS缓存器)来决定让中央处理器10进入C2或C3/C4状态。
如果总线主控组件还在运作时，中央处理器10可以进入C2状态(可窥探状态)。如果无总线主控组件运作时，中央处理器10可以根据操作系统启动仲裁位(ARB_DIS＝1)，并且中央处理器10进入C3/C4状态。
图5为本发明电源管理状态切换的讯号图。中央处理器10具有连接控制总线B2的四个接脚第一接脚(STPCLK)、第二接脚(CPU_SLP)、第三接脚(STP_CPU)、及第四接脚(DPSLP)。南桥芯片30在T1时控制第一接脚(STPCLK)用以切换中央处理器10从C0状态至C2状态，在T2时控制第二接脚(CPU_SLP)用以切换中央处理器10从C2状态至C3状态，在T3时控制第三接脚(STP_CPU)用以停止中央处理器10的时钟脉冲，并且在T3时控制第四接脚(DPSLP)用以切换中央处理器10从C3状态至C4状态。
在中央处理器10进入C2状态或C3状态(无时钟脉冲省电状态)后，中央处理器10不再执行操作系统的电源管理程序。因此，南桥芯片30负责控制中央处理器10的电源管理状态切换。
当中央处理器10在无时钟脉冲省电状态，例如C3/C4状态，南桥芯片30会根据接收到总线主控组件请求的种类来切换中央处理器10的状态。
如果一总线主控组件发出一种请求，使得中央处理器10必需从C3/C4状态回到C0状态，上述请求即造成中断事件，如图5所示，时间T7时南桥芯片30接收到一中断请求。
当中央处理器10在C3/C4状态、或比C4省电的状态下，如果南桥芯片30接收到一中断请求，则南桥芯片30通过控制总线B2使得中央处理器10切换至C0状态以响应中断请求。
图6为本发明电源管理状态切换方法流程图。首先，南桥芯片30从总线主控组件，例如一个外围装置，接收到一中断请求(步骤S602)；接着南桥芯片30通过控制总线B2控制中央处理器10从C3/C4状态回到C0状态，同时将中断请求从南桥芯片30送到北桥芯片20暂存(步骤S602)；接着，当中央处理器10回到C0状态之后，关闭仲裁位(ARB_DIS＝0)(步骤S604)；最后，将中断请求通过北桥芯片20送到中央处理器10处理(步骤S606)。
参照图5，南桥芯片30在T4时控制第四及第三接脚(DPSLP、STP_CPU等)的讯号来控制中央处理器10从C4状态回到C3状态，并恢复中央处理器10的时钟脉冲。接着，南桥芯片30在T5时控制第二接脚(CPU_SLP)的讯号使得中央处理器10回从C3到C2状态，最后，在T6时控制第一接脚(STPCLK)的讯号使得中央处理器10从C2回到C0状态。
虽然在上述说明中，南桥芯片是利用绕过北桥芯片20的控制总线B2使得中央处理器10从C3/C4状态回到C0状态。但是在其它的实例中，南桥芯片30可以通过北桥芯片20控制中央处理器10从C3/C4状态回到C0状态。虽然中央处理器10在C3/C4状态时，仲裁位在启动状态(ARB_DIS＝1)，而任何请求不能通过北桥芯片20到达中央处理器10。但是本发明的北桥芯片20及南桥芯片30之间可以利用一种协议或机制让仲裁位在启动状态(ARB_DIS＝1)时，控制中央处理器10状态的信号可以被传送至中央处理器10。
在本发明中，中断请求不需要等待仲裁位被设定为关闭状态(ARB_DIS＝0)之后再传送。也就是在仲裁位关闭状态之前，就先将中断请求送到北桥芯片20暂存。以图5为例，南桥芯片30可以在对应图5的T4、T5、或T6时，即传送中断请求至北桥芯片20。
相较于已知方法，本发明可以在中央处理器转换状态的同时就将中断请求传送到北桥芯片暂存，藉此，可以减少中央处理器在C3/C4状态中响应运作请求或其它中断事件的等待时间。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围的前提下，可作各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。
权利要求
1.一种计算机系统电源管理方法，其中该计算机系统符合一高级组态与电源界面规范，该计算机系统至少包含有一中央处理器，一北桥制芯片，以及一南桥芯片，其中该中央处理器在无时钟脉冲省电状态，该方法包括有该南桥芯片接收到一中断请求；转换该中央处理器的状态为工作状态，同时传送该中断请求至该北桥芯片暂存；关闭一仲裁位；以及传送该中断请求至该中央处理器处理；其中当该中央处理器为该无时钟脉冲省电状态时，该仲裁位为启动状态。
2.如权利要求1所述的计算机系统电源管理方法，其中还包括将该中央处理器由该无时钟脉冲省电状态转换成可窥探省电状态，再转换成该工作状态。
3.如权利要求1所述的计算机系统电源管理方法，其中该仲裁位位于该北桥芯片。
4.如权利要求1所述的计算机系统电源管理方法，其中当该仲裁位启动时，会限制该中断请求通过北桥芯片传送至该中央处理器。
5.如权利要求1所述的计算机系统电源管理方法，其中该南桥芯片利用连接至该中央处理器的一总线控制该中央处理器由该无时钟脉冲省电装置转换至该工作状态，或利用一与中央处理器的通讯协议使得该中央处理器由该无时钟脉冲省电状态转换成该工作状态。
6.一种电源管理机制的计算机系统，包括有一中央处理器，该中央处理器包含有至少三种工作状态，分别为无时钟脉冲省电状态、可窥探省电状态和工作状态；一第一控制芯片，连接至该中央处理器；以及一第二控制芯片，连接至该第一控制芯片；其中当该中央处理器在该无时钟脉冲省电状态时，该第二控制芯片接收一请求，若该请求须由该中央处理器处理，则使得该中央处理器由该无时钟脉冲省电状态转换成该工作状态，同时将该请求送至该第一控制芯片暂存，当该中央处理器为工作状态时，使得该请求通过该第一控制传送至该中央处理器处理。
7.如权利要求6所述的电源管理机制的计算机系统，其中该第一控制芯片包含有一仲裁位，其中当该中央处理器在该无时钟脉冲省电状态时，该仲裁位为启动状态，此时该仲裁位限制该请求通过该第一控制芯片。
8.如权利要求7所述的电源管理机制的计算机系统，其中当该中央处理器在该工作状态时，该仲裁位为关闭状态，此时该仲裁位允许该请求通过该第一控制芯片。
9.如权利要求6所述的电源管理机制的计算机系统，其中该中央处理器由该无时钟脉冲省电省电状态转换成可该窥探省电状态，再转换成该工作状态。
10.如权利要求6所述的电源管理机制的计算机系统，其中该第二控制芯片利用连结至该中央处理器的一总线使得该中央处理器由该无时钟脉冲省电状态转换成该工作状态。
11.如权利要求6所述的电源管理机制的计算机系统，其中该第二控制芯片利用一与该中央处理器间的通讯协议使得该中央处理器由该无时钟脉冲省电状态转换成该工作状态。
全文摘要
一种计算机系统的电源管理状态切换方法。当处理器进入无时钟脉冲省电状态(C3/C4状态)时，仲裁位启动状态会限制北桥芯片接收任何总线主控器(Bus Master)请求通过北桥芯片传送至处理器。当处理器在C3/C4状态时南桥芯片接收总线主控器的中断请求，使得处理器必需从C3/C4状态回到工作状态来加以处理时，则在处理器转换状态的同时，将中断请求传送至北桥芯片暂存，之后等待仲裁位关闭后，再将中断请求传送至处理器。
文档编号G06F1/32GK1619467SQ20041010035
公开日2005年5月25日 申请日期2004年12月9日 优先权日2004年12月9日
发明者林志雄, 王景容 申请人:威盛电子股份有限公司