专利名称：数据传输系统及其链接电源状态改变方法
技术领域：
本发明涉及一种数据传输系统，特别是涉及一种周边装置互连高速数据传输系统及其链接电源状态改变方法。
背景技术：
随着时间的巨轮不断向前迈进，在个人计算机原为主流的周边零件连接接口(Peripheral Component Interconnect，PCI)，在未来的处理器与输出/输入组件需要更高的传输频宽，已渐渐超出PCI的范围。业界因此推出新一代的PCI Express，以做为未来各种运算平台的标准区域输入/输出总线。其最大特色为效能的提升，单向传输速率即可达2.5GHz，更可藉扩增通道(lane)增加传输速率，例如使用4信道即可使传输速度提升4倍。
高级配置与电源接口(Advanced Configuration and Power Interface，ACPI)，定义组件于各个情况下的电源状态，称为组件电源状态(device powerstates，D-states)。而PCI Express更进一步的定义组件间的链接的电源状态，称为链接电源状态(link power states，L-states)。且各个链接电源状态与组件电源状态亦有相对应的关系。
组件电源状态D0(Full-On)表示组件是于正常工作的状态下。组件于组件电源状态D0时，此时组件之间的链接处于链接电源状态L0、L0s或L1。
组件电源状态D1及D2并未明显地定义出，但概括而言，组件电源状态D2较D0与D1节省电力，但保持较少组件的状态。组件电源状态D1较D2节省电力，但可保持更多组件的状态。组件电源状态D1及D2对应至链接电源状态L1。
组件电源状态D3(Off)表示关机状态，包括有D3cold与D3hot状态。当组件于D3cold状态时，表示主电源未提供至组件。当组件于D3hot状态时，表示主电源提供至组件。当组件的电源状态于D3cold状态，若有辅助电源(auxiliary power)提供给组件，则组件之间的链接对应至链接电源状态L2；若无电源提供给组件，则组件之间的链接对应至链接电源状态L3。组件电源状态D3hot对应至链接电源状态L1或L2/L3 ready。
链接电源状态L0是组件之间的链接于正常工作状态的电源状态。链接电源状态L0s于组件之间的链接传输数据时，若有短暂的数据传输的闲置时段，可进入链接电源状态L0s以减少功率的耗损。
组件之间的链接于链接电源状态L1时，组件于暂停无工作要求的状态下，而会减低组件之间的链接电力的需求。此时，并无时钟讯号的触发，及锁相回路电路(Phase Locked Loop，PLL)亦暂停使用。
链接电源状态L2与链接电源状态L3为关机状态，差别在于链接电源状态L2有辅助电源的存在，而链接电源状态L3无辅助电源。
发明内容
有鉴于此，本发明提供一种周边装置互连高速数据传输系统及其电源链接状态改变方法。藉由于上游组件产生一关闭信号后，计时一预定时间，当上游组件未于前述的预定时间内接收下游组件所产生的确认信号时，上游组件将链接自第一电源链接状态改变至第二链接电源状态，以移除链接的电源。
本发明提出一种周边装置互连高速数据传输系统。周边装置互连高速(Peripheral Component Interconnect Express，PCIE)数据传输系统包括上游组件、下游组件及链接。当链接于第一链接电源状态时，下游组件与上游组件通过链接正常传输数据。上游组件于产生关闭信号后，开始计时一预定时间。而下游组件于接收关闭信号后，输出确认信号至上游组件。若上游组件未于预定时间内接收确认信号，上游组件于预定时间后，使链接自第一链接电源状态改变至第二链接电源状态，以移除链接的电源。
本发明提出一种周边装置互连高速数据传输系统的链接电源状态改变方法。周边装置互连高速数据传输系统包括上游组件、下游组件及链接，下游组件与上游组件通过链接传输数据。链接电源状态改变方法包括如下步骤首先，上游组件发出关闭信号至下游组件，并开始计时一可调整预定时间，而此时链接于一第一链接电源状态。接着，下游组件接收关闭信号后，输出确认信号至上游组件。最后，若上游组件未于可调整预定时间内接收确认信号，上游组件使链接自第一链接电源状态改变至第二链接电源状态，以移除链接的电源。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
图1示出了于PCI Express的链接与层级架构图。
图2示出了依照本发明一较佳实施例的周边装置互连高速数据传输系统的架构图。
图3示出了依照本发明一较佳实施例的PCIE数据传输系统的链接电源状态改变方法的流程图。
图4示出了根联合体及周边装置的信号操作示意图。
附图符号说明110、210上游组件111、121交易层112、122数据链结层113、123实体层120、220下游组件130、230链接200、400PCIE数据传输系统212定时器214缓存器410根联合体422、424、426周边装置具体实施方式
请参照图1，其示出了于PCI Express的链接(link)与层级(layer)架构图。
本发明PCI Express链接系统100包含有一上游组件110，一下游组件120，以及一链接130。其中链接130电性连结于上游组件110与下游组件120之间。
上游组件110包括交易层111(Transaction Layer，TL)、数据链结层112(Data Link Layer，DLL)及实体层113(Physical Layer，PHY)。
上游组件110包括交易层111(Transaction Layer，TL)、数据链结层112(Data Link Layer，DLL)及实体层113(Physical Layer，PHY)。
交易层111产生数据包(data packet)至数据链结层112，或接收数据链结层112传输而来的数据包，亦管理与组件之间的流量控制(flow control)。而交易层接收或产生的数据包称为交易层包(Transaction Layer Packets，TLPs)。
数据链结层112与实体层113之间传输的数据包，以及与交易层111之间传输数据包。数据链结层112接收数据包后提供交易层包至交易层111，或接收交易层111输出的交易层包以输出数据包至实体层113。而数据链结层在做以上操作时，还可侦错以稳定传输数据包。数据链结层112与实体层113之间传输的数据包为数据链结层包(Data Link Layer Packets，DLLPs)。
实体层113负责在组件110与组件120之间的链接(Link)传送包。实体层113自组件120接收包后，转为数据链结层包输至数据链结层112。实体层113亦接收数据链结层112的数据链结层包后，通过与组件120的链接传送包至组件120。
而下游组件120包括交易层121、数据链结层122及实体层123。各层的操作亦如上述，于此不再重述。
请参照图2，其示出了依照本发明一较佳实施例的一种周边装置互连高速数据传输系统的架构图200。周边装置互连高速(Peripheral ComponentInterconnect Express，PCIE)数据传输系统200包括上游组件210、下游组件220及链接230，而上游组件210包括一定时器212以及一缓存器214。上游组件210与下游组件220通过链接230于链接电源状态L0下正常传输数据。
如上述的链接电源状态，其中当链接电源状态由链接电源状态L0改变至链接电源状态L2或链接电源状态L3时，上游组件210会发出关闭信号至下游组件220，而下游组件220则响应产生确认信号至上游组件210，以移除链接的电源。
然而，在上游组件210需接收到下游组件220所产生的确认信号，才能使链接自链接电源状态L0改变至链接电源状态L2或链接电源状态L3，否则，上游组件210会一直等待接收确认信号，而无法将链接电源状态由L0改变至链接电源状态L2或链接电源状态L3，造成死结(Deadlock)或异常等状况产生。
请参照图3，其示出了依照本发明一较佳实施例的PCIE数据传输系统的链接电源状态改变方法的流程图300。链接电源状态改变方法用于上述PCIE数据传输系统200，其方法包括如下步骤。
首先当PCIE数据传输系统200欲使链接230由第一链接电源状态(例如为链接电源状态L0)改变至第二链接电源状态(例如为链接电源状态L2或链接电源状态L3)时，由上游组件210发出关闭信号(例如为PME-Turn-Off)并通过链接230输出至下游组件220，同时上游组件210并于关闭信号PME-Turn-Off发出后开始计时一预定时间(步骤301)。其中预计时间可弹性调整。
接着，下游组件220判断是否收到关闭信号PME-Turn-Off(步骤302)。如果下游组件220收到关闭信号PME-Turn-Off，则输出确认信号(例如为PME-To-Ack)至上游组件210，以响应关闭讯号PME-Turn-Off(步骤303)。
接着，上游组件210判断是否于预定时间内接收确认信号PME-To-Ack(步骤304以及步骤305)。其中如果PCIE数据传输系统200于预定时间过后尚未收到确认信号PME-To-Ack，则使链接230自第一链接电源状态(例如为L0)改变成第二链接电源状态(例如为L2或L3)，以移除链接230的电源(步骤306)。如果PCIE数据传输系统200于预定时间内收到确认信号PME-To-Ack，则链接230会响应关闭讯号PME-Turn-Off而自第一链接电源状态改变成第二链接电源状(步骤306)。
如图3所示，其中如果下游组件220没有在预定的时间内收到关闭讯号PME-Turn-Off，则也会使得链接230自第一链接电源状态改变成第二链接电源状态(步骤306)。
请参照表1，其示出了本发明实施例的预定时间的一设定方法。前述的预定时间是藉由设定上游组件210中的缓存器RPMTOFF，以调整预定时间的长短。举例来说，当设定缓存器RPMTOFF为001时，预定时间即为256μs，上游组件210于关闭信号发出后开始计时256μs，若于256μs过后仍未收到下游组件220所产生的确认信号，上游组件210即将链接230自链接电源状态L0改变至链接电源状态L2或链接电源状态L3，以移除链接230的电源。
表1
请参照图4，其示出了根联合体及周边装置的信号作动示意图400。进一步来说，以图2为例，上游组件210例如为一根联合体410(Root Complex，RC)，而下游组件220例如为视讯卡或网络卡等周边装置(Endpoint)。根联合体410以广播(Broadcast)的方式同时发出关闭信号S1至周边装置422、周边装置424及周边装置426。周边装置422于接收关闭信号S1后，输出确认信号S21至根联合体410，PCIE数据传输系统400则使根联合体410与周边装置422的链接由链接电源状态L0改变为链接电源状态L2或L3。同样地，周边装置424于接收关闭信号S1后，输出确认信号S22至根联合体410，使根联合体410与周边装置424的链接由链接电源状态L0改变为链接电源状态L2或L3。
倘若周边装置426于接收关闭信号S1后，没有产生关闭信号S23。或是根联合体410于预定时间过后，仍未接收到周边装置426所产生的关闭信号S23。根联合体410将于预定时间过后，直接将根联合体410与周边装置426的链接330由链接电源状态L0改变为链接电源状态L2或链接电源状态L3。避免根联合体410因未收到周边装置426所产生的关闭信号S23，而造成死结(Deadlock)或异常等状况产生。
本发明上述实施例所揭露的周边装置互连高速数据传输系统及其电源链接状态改变方法。利用上游组件计时一可调整预定时间，若上游组件于预定时间过后仍未接收到下游组件的确认信号，即视为已接收到下游组件的确认信号，而改变链接的链接电源状态，以避免上游组件因持续等待接收确认信号，而造成死结(Deadlock)或异常等状况产生。
综上所述，虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。
权利要求
1.一种数据传输系统，包括一上游组件；至少一下游组件；以及一链接，用以连接该上游组件以及该下游组件，其中该链接是于一第一链接电源状态；其中，当该上游组件输出一关闭讯号至该下游组件并开始计时一预定时间，若该上游组件未于该预定时间内接收由该下游组件输出的一确认信号，则该上游组件使该链接自该第一链接电源状态改变至一第二链接电源状态。
2.如权利要求1所述的数据传输系统，其中当该上游组件于该预定时间内接收该确认信号，该上游组件根据该确认信号使该链接自该第一链接电源状态改变成该第二链接电源状态。
3.如权利要求1所述的数据传输系统，其中当于该第一链接电源状态时，该上游组件与该下游组件通过该链接正常传输数据。
4.如权利要求1所述的数据传输系统，其中若该下游组件于该预定时间内未收到该关闭讯号，则该链接自该第一链接电源状态改变成该第二链接电源状态。
5.如权利要求1所述的数据传输系统，其中该第一链接电源状态为链接电源状态L0，该第二链接电源状态为链接电源状态L2或链接电源状态L3。
6.一种数据传输系统链接电源状态改变方法，该数据传输系统包括一上游组件、一下游组件及一链接，该下游组件与该上游组件通过该链接传输数据，该链接电源状态改变方法包括该上游组件发出一关闭信号至该下游组件，并开始计时一可调整预定时间；该下游组件接收到该关闭信号后，输出一确认信号至该上游组件；以及若该上游组件未于该可调整预定时间内接收该确认信号，该上游组件使该链接自一第一链接电源状态改变至一第二链接电源状态，用以移除该链接的电源。
7.如权利要求6所述的方法，其中当该上游组件于该可调整预定时间内接收该确认信号，则根据该确认信号使该链接自该第一链接电源状态改变至该第二链接电源状态，以移除该链接的电源。
8.如权利要求6所述的方法，其中若该下游组件于该可调整预定时间内未收到该关闭讯号，则该链接自该第一链接电源状态改变成该第二链接电源状态。
9.如权利要求6所述的方法，其中当于该第一链接电源状态时，该上游组件与该下游组件通过该链接正常传输数据。
10.如权利要求6所述的方法，其中该第一链接电源状态为链接电源状态L0，该第二链接电源状态为链接电源状态L2或链接电源状态L3。
全文摘要
一种周边装置互连高速(Peripheral ComponentInterconnect Express，PCIE)数据传输系统及其链接电源状态改变方法。周边装置互连高速数据传输系统包括上游组件、下游组件及链接。当链接于第一链接电源状态时，下游组件与上游组件通过链接正常传输数据。上游组件于产生关闭信号后，开始计时一预定时间，且其预定时间可调整。而下游组件于接收关闭信号后，输出确认信号至上游组件。若上游组件未于预定时间内接收确认信号，上游组件于预定时间后，使链接自第一链接电源状态改变至第二链接电源状态，以移除链接的电源。
文档编号G06F1/32GK1763696SQ200510125438
公开日2006年4月26日 申请日期2005年11月17日 优先权日2005年5月23日
发明者曾纹郁, 毛金良 申请人:威盛电子股份有限公司