专利名称：序列传输接口的仆装置、主控装置与其系统及方法
技术领域：
本发明是有关于一种序列传输接口的装置及方法，且特别是有关于一种序列传输接口的仆装置及主控装置与其系统及方法，并省略地址的传送。
背景技术：
在闪存的存取接口采用地址与数据总线的并列(parallel)传输接口，不过这样的接口需要使用大量的接脚，造成芯片封装成本过高。为了减少芯片接脚的数目，有几种方式可以减小，其中序列传输接口(Serial Peripheral Interface，SPI)是广为采用的一种方法。
图1绘示为已知的序列传输接口在读取时的时序波形图。标准规定的序列传输接口(Serial Peripheral Interface SPI)结构，是利用序列时脉讯号线(SCK)，及序列传输资料线(DQ)进行数据传输，请参照图1所示的波形图，其中SCK为序列时脉讯号线上的序列时脉讯号，DQ为序列传输资料线上的线讯号，CS_B为致能讯号。其中序列传输接口标准定有规定的传输协议，主控装置按照序列时脉讯号SCK在每一个时脉的上升边缘触发(positive edgetrigger)，并于序列传输资料(DQ)线上传送命令和地址。同样的，仆装置按照序列时脉讯号SCK在每一个时脉的下降边缘触发(negative edge trigger)，并于序列传输资料线上(DQ)回传资料。
图2绘示为习知的序列传输接口在快速读取时的时序波形图，其中序列传输资料(DQ)线上传送的命令和地址仍然在序列时脉讯号SCK上升边缘触发时传送，但因为序列时脉讯号SCK的频率过快，当仆装置回传资料时，会加入多余资料缓冲周期(Dummy DataCycle)，以正确读取资料，并让资料能正确且快速的被读取。
传统上，在序列传输接口(SPI)每次资料读取的过程为传送命令、传送地址与接收资料，由于每次的资料读取皆需重新传送命令与地址，这种设计会降低资料读取的效能，尤其是在执行快速读取的命令时，由于传输的时脉较高，在地址及资料之间还需要加入多余资料缓冲周期(Dummy Data Cycle)，才能让资料快速且正确的被读取，不仅增加了传输时间，且降低传输效率。
发明内容
本发明的目的就是在提供一种序列传输接口的仆装置，在此装置中增加了地址缓存器及预撷取资料缓存器，用以减少不必要的地址传输，并提高资料读取或写入的效能。
本发明的再一目的是提供一种序列传输接口的主控装置，增加一个新的连续读取或写入命令，利用此新命令接收或送出资料，省略不必要的地址传送。
本发明的又一目的是提供一种序列传输接口系统，在资料地址是连续的情况下，省略资料地址及多余资料缓冲周期的传送而提高资料读取或写入效能。
本发明的另一目的是提供一种序列传输接口的方法，用以减少不必要的地址传输来提高资料读取的效能。
本发明提出一种序列传输接口的仆装置，此装置包括有储存装置以及序列传输接口译码器。其中储存装置用以提供资料。而序列传输接口译码器耦接至储存装置，包括有储存装置控制器、地址缓存器以及译码器。其中储存装置控制器用以控制储存装置的操作。而地址缓存器用以储存内存地址。另外译码器用以译码透过序列传输接口所接收到的序列命令，当序列命令等于连续读取命令时，使序列传输接口译码器依据内存地址，至储存装置内读取资料，并以符合序列传输接口的规格的形式传送至序列传输接口，其中序列传输接口译码器将最后读取的地址累加至下笔地址，并更新至地址缓存器。
依照本发明的较佳实施例所述序列传输接口的仆装置，上述的序列传输接口译码器更包括预撷取资料缓存器，序列传输接口译码器依据更新至地址缓存器的下笔地址，至储存装置内读取资料并储存至预撷取资料缓存器。
依照本发明的较佳实施例所述序列传输接口的仆装置，上述的译码器译码序列命令，当序列命令等于连续写入命令时，使序列传输接口译码器依据内存地址，将透过序列传输接口所接收的资料写入储存装置。其中该储存装置为闪存。
本发明提出一种序列传输接口的主控装置，此装置包括有微控制单元以及序列传输接口控制器。其中微控制单元用以提供读取地址以及接收读取数据。而序列传输接口控制器耦接至微控制单元，包括地址缓存器、比较器以及编码器。其中地址缓存器用以储存一参考地址。比较器耦接至地址缓存器，用以比较参考地址及读取地址，并输出比较值。另外编码器耦接至比较器，用以依据接收到的比较值，当读取地址紧接上一笔被读取数据的地址时，编码器产生一连续读取命令，藉由序列传输接口控制器传送连续读取命令至序列传输接口，并等待读取资料回传，当读取资料回传后，序列传输接口控制器传送读取资料至微控制单元。其中，在进行地址比较后，序列传输接口控制器依据微控制单元所提供读取地址更新地址缓存器。
依照本发明的较佳实施例所述序列传输接口的主控装置，上述的微控制单元用以提供写入地址以及传送写入数据。而比较器比较参考地址及写入地址，并输出比较值至编码器。
依照本发明的较佳实施例所述序列传输接口的主控装置，上述的编码器依据接收到的比较值，当产生连续写入命令时，序列传输接口控制器传送连续读取命令至序列传输接口，且微控制单元所提供的写入资料是紧接于连续写入命令之后。
本发明提出一种序列传输接口的系统，包括有序列传输接口、序列传输接口的主控装置以及序列传输接口的仆装置。其中序列传输接口的主控装置，包括微控制单元以及序列传输接口控制器。其中微控制单元用以提供读取地址以及接收读取数据。而序列传输接口控制器，耦接至微控制单元，包括第一地址缓存器、比较器以及编码器。其中第一地址缓存器用以储存参考地址。而比较器，耦接至第一地址缓存器，比较参考地址及读取地址，并输出比较值。另外编码器，耦接至比较器用以依据接收到的比较值，当读取地址紧接上一笔被读取资料的地址时，编码器产生连续读取命令，藉由序列传输接口控制器传送连续读取命令至序列传输接口，并等待读取资料回传，其中，在进行地址比较后，序列传输接口控制器依据微控制单元所提供读取地址更新第一地址缓存器。而在序列传输接口的仆装置中，包括有储存装置以及序列传输接口译码器。其中储存装置用以提供资料。而序列传输接口译码器耦接至储存装置，包括有储存装置控制器、第二地址缓存器以及译码器。其中储存装置控制器用以控制储存装置的操作。而第二地址缓存器用以储存内存地址。另外译码器用以译码透过序列传输接口所接收到的序列命令，当序列命令等于连续读取命令时，使序列传输接口译码器依据内存地址，至储存装置内读取资料，并以符合序列传输接口的规格的形式传送至序列传输接口，其中序列传输接口译码器将最后读取的地址累加至下笔地址，并更新至第二地址缓存器，最后当读取资料回传后，序列传输接口控制器传送读取资料至微控制单元，完成资料读取动作。
依照本发明的较佳实施例所述序列传输接口的系统，上述的序列传输接口译码器更包括预撷取资料缓存器，序列传输接口译码器依据更新至第二地址缓存器的下笔地址，至储存装置内读取资料并储存至预撷取资料缓存器。
依照本发明的较佳实施例所述序列传输接口的系统，上述的储存装置为闪存。
本发明提出一种操作序列传输接口的方法，包括下列步骤储存内存地址；接收序列命令；对所接收到的序列命令译码；当序列命令等于连续读取命令时，依据内存地址读取资料，并以符合序列传输接口的规格的形式回传；以及将最后读取的地址累加至下笔地址，并更新内存地址。
依照本发明的较佳实施例所述操作序列传输接口的方法，更包括下列步骤储存参考地址；提供读取地址；比较参考地址及读取地址，并输出比较值；依据接收到的比较值编码，当读取地址紧接上一笔被读取资料的地址时，产生连续读取命令；传送连续读取命令，并等待读取资料回传；当读取资料回传后，传送读取资料至提供处；以及在进行地址比较后，依据读取地址更新参考地址。
依照本发明的较佳实施例所述操作序列传输接口的方法，更包括下列步骤提供写入地址以及传送写入资料；比较参考地址及写入地址，并输出比较值；依据接收到的比较值，当产生连续写入命令时，传送连续写入命令与写入资料，写入资料是紧接于连续写入命令之后；以及当序列命令等于连续写入命令时，依据该内存地址，将接收的写入资料写入该储存装置中。
本发明因采用在序列传输接口的仆装置上设计一个第二地址缓存器及预撷取资料缓存器，在每次资料读取完后记录下一笔的地址及资料。同时增加一个新的连续读取命令(continuous readcommand)，此命令会省略地址传送，直接传送命令与接收资料，由于每次的资料读取只需要传送命令与接收资料，这种设计会提高资料读取的效能，尤其是在执行快速读取的命令时，无需加入多余资料缓冲周期(Dummy Data Cycle)，利用预撷取资料缓存器即可让资料快速且正确的被读取，不仅加速了传输速度，且提高传输效率。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1绘示为习知的序列传输接口在读取时的时序波形图；图2绘示为习知的序列传输接口在快速读取时的时序波形图；图3绘示为本发明较佳实施例的序列传输接口系统方块图；图4绘示为本发明较佳实施例的序列传输接口在快速读取时的时序波形图。
具体实施例方式
图3绘示为本发明较佳实施例的序列传输接口系统方块图，请参照图3，此序列传输接口系统方块图包含下列三大部分，分别为序列传输接口的仆装置100、序列传输接口300、以及序列传输接口的主控装置400。其中序列传输接口的仆装置100包含下列两个装置，分别为一个为序列传输接口译码器150、另一个为储存装置110。而储存装置可不包含于序列传输接口的仆装置100中，可外接至序列传输接口的仆装置100外，端看实际使用而定。在本实施例有包含此储存装置110，其使用为一个闪存(FLASH)。
在序列传输接口的仆装置100中的序列传输接口译码器150包含下面几个装置，分别为储存装置控制器160、译码器170、以及第二地址缓存器180。其中第二地址缓存器180存放一个内存地址；储存装置控制器160则用来控制储存装置100的存取资料及相关地址的操作。序列传输接口的仆装置100连接至序列传输接口300，接收到序列传输接口300所提供的序列命令，并利用译码器170透过序列传输接口300所接收到的序列命令加以译码，当序列命令等于连续读取命令时，使序列传输接口译码器150依据内存地址，至储存装置中读取资料，并以符合此序列传输接口的规格的形式传送读取资料至该序列传输接口300。
在快速读取资料时，由于所需的时脉较短，在地址及资料之间还需要加入多余资料缓冲周期(Dummy Data Cycle)，才能让资料快速且正确的被读取，故在本发明的实施例中为了避免此现象，可加入了一个预撷取资料缓存器190，以确保每一时刻不用产生多余资料缓冲周期，直接以命令发送，资料紧接着命令立即回传(若不加入此预撷取资料缓存器190也可正常的传输资料，端看实际使用而定)。首先预撷取资料缓存器预先储存下一笔地址的起始资料，这样当接收到快速读取命令时，自预撷取资料缓存器190中先传送资料，同时至储存装置110中读取资料，可省去多余资料缓冲周期的时间。
当序列传输接口300传送的序列命令等于一连续写入命令时，序列传输接口译码器150则依据内存地址，透过序列传输接口300所接收的资料写入储存装置110中。在此注意的是在写入时，没有使用到预撷取资料缓存器190，但是仍然节省地址的传送。但在实际上写入时必须搭配检查总数(check sum)等保护，以避免误动作(或噪声)的形成，而可将储存装置中的错误资料变更或回复。
在序列传输接口的主控装置400中，包括下列几个装置，分别为微控制单元410及序列传输接口控制器450。而序列传输接口控制器450可包括下面几个装置，分别为第一地址缓存器470、比较器480以及编码器460。其中，微控制单元410执行运算并提供读取地址传送至序列传输接口控制器450，并等待序列传输接口控制器450回传读取资料。
在序列传输接口控制器450中的比较器480，接收微控制单元410所提供的读取地址，与第一地址缓存器470中的参考地址作比较，并输出一个比较值至编码器460，依据接收到的比较值作出以下的判断当读取地址紧接着上一笔读取数据的地址时，编码器460产生一连续读取命令，藉由序列传输接口控制器450传送连续读取命令至序列传输接口300，并等待读取资料回传，当读取资料回传后，则序列传输接口控制器450传送读取资料至微控制单元410。
如果微控制单元所提供的读取地址不是紧接着上一笔读取资料的地址时，就传送习知的读取命令至序列传输接口300，其中资料地址紧接着读取命令之后，然后再等待接收读取资料，而序列传输接口译码器150就依据习知的技术译码读取命令及读取地址，并依其读取地址，至储存装置110内读取资料，并以符合序列传输接口的规格的形式传送至序列传输接口300。
若需要写入资料至储存装置中时，则微控制单元410会提供写入地址以及写入资料传至序列传输接口控制器450。比较器480接收到此写入地址，则比较参考地址及写入地址，并输出比较值至编码器460。
当编码器460依据接收到的比较值产生一个连续写入命令时，此序列传输接口控制器450传送连续读取命令至序列传输接口300，且微控制单元410所提供的写入资料是紧接于连续写入命令之后。如果是传送习知的写入命令时，则依据先前的技术传送写入命令紧接着写入地址，再紧接着写入资料至序列传输接口300。
以下举出一个快速读取时的时序波形图图4绘示为本发明较佳实施例的序列传输接口在快速读取时的时序波形图。请参照图4所示的波形图，其中SCK为序列时脉讯号线上的序列时脉讯号，DQ为序列传输资料线上的线讯号，CS_B为致能讯号。依照序列传输接口标准传输协议，装置按照序列时脉讯号SCK在每一个时脉的上升边缘触发(positive edgetrigger)，并于序列传输资料(DQ)线上传送读取命令。同样的，装置按照序列时脉讯号SCK在每一个时脉的下降边缘触发(negative edge trigger)，并于序列传输资料线上(DQ)回传资料。与图2绘示为习知的序列传输接口300在快速读取时的时序波形图作比较，不仅省去了读取地址(通常为24bits)的传输，且避免了多余资料缓冲周期(Dummy Data Cycle)的产生，即可让资料能正确且快速的被读取。在写入资料时与先前的技术比较为例，在时序波形图中则省去地址的传送，在此不再赘述。
依照本发明的较佳实施例所述，其中本发明的序列传输接口的方法，包含读取以及写入，任何熟知此技艺者，均可由上述得知其实施方式而得知方法，在此不再赘述。
综上所述，本发明的序列传输接口系统由三种装置组合而成，分别为序列传输接口300、序列传输接口的主控装置400与序列传输接口的仆装置100。因考量了微控制单元所提供的读取地址具有地址连续性，且在多笔序列接口传输资料中会浪费额外的周期传送读取地址，所以在序列传输接口系统中新增了特定命令(连续读取命令)，以及资料预先提取硬件的功能(即加入预撷取资料缓存器190)，并减少读取地址的传送(即加入第二地址缓存器180)，以提高循序读取资料效率的机制，尤其是在执行快速读取的命令时，无需加入多余资料缓冲周期(Dummy Data Cycle)，利用预撷取资料缓存器190即可让资料快速且正确的被读取，不仅加速了传输速度，且提高传输效率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种序列传输接口的仆装置，包括一储存装置，用以提供资料；以及一序列传输接口译码器，耦接至该储存装置，包括一储存装置控制器，用以控制该储存装置的操作；一地址缓存器，用以储存一内存地址；以及一译码器，用以译码透过一序列传输接口所接收到的一序列命令，当该序列命令等于一连续读取命令时，使该序列传输接口译码器依据该内存地址，至该储存装置内读取资料，并以符合该序列传输接口的规格的形式传送至该序列传输接口，其中该序列传输接口译码器将最后读取的地址累加至下笔地址，并更新至该地址缓存器。
2.如权利要求1所述的序列传输接口的仆装置，其中该序列传输接口译码器更包括一预撷取资料缓存器，该序列传输接口译码器依据更新至该地址缓存器的下笔地址，至该储存装置内读取资料并储存至该预撷取资料缓存器。
3.如权利要求1所述的序列传输接口的仆装置，其中该译码器译码该序列命令，当该序列命令等于一连续写入命令时，使该序列传输接口译码器依据该内存地址，将透过该序列传输接口所接收的资料写入该储存装置。
4.如权利要求1所述的序列传输接口的仆装置，其中该储存装置为闪存。
5.一种序列传输接口的主控装置，包括一微控制单元，用以提供一读取地址以及接收读取数据；以及一序列传输接口控制器，耦接至该微控制单元，包括一地址缓存器，用以储存一参考地址；一比较器，耦接至该地址缓存器，比较该参考地址及该读取地址，并输出比较值；以及一编码器，耦接至该比较器，用以依据接收到的比较值，当该读取地址紧接上一笔被读取数据的地址时，该编码器产生一连续读取命令，藉由序列传输接口控制器传送该连续读取命令至该序列传输接口，并等待读取资料回传，当读取资料回传后，该序列传输接口控制器传送读取资料至该微控制单元，其中，在进行地址比较后，该序列传输接口控制器依据该微控制单元所提供读取地址更新该地址缓存器。
6.如权利要求5所述的序列传输接口的主控装置，其中该微控制单元，用以提供一写入地址以及传送写入资料；该比较器，比较该参考地址及该写入地址，并输出比较值至该编码器。
7.如权利要求6所述的序列传输接口的主控装置，其中该编码器依据接收到的比较值，当产生一连续写入命令时，该序列传输接口控制器传送该连续读取命令至该序列传输接口，且该微控制单元所提供的写入资料是紧接于连续写入命令之后。
8.一种序列传输接口的系统，包括一序列传输接口；一序列传输接口的主控装置，包括一微控制单元，用以提供一读取地址以及接收读取数据；以及一序列传输接口控制器，耦接至该微控制单元，包括一第一地址缓存器，用以储存一参考地址；一比较器，耦接至该第一地址缓存器，比较该参考地址及该读取地址，并输出比较值；以及一编码器，耦接至该比较器，用以依据接收到的比较值，当该读取地址紧接上一笔被读取数据的地址时，该编码器产生一连续读取命令，藉由序列传输接口控制器传送该连续读取命令至该序列传输接口，并等待读取资料回传，其中，在进行地址比较后，该序列传输接口控制器依据该微控制单元所提供读取地址更新该第一地址缓存器；以及一序列传输接口的仆装置，包括一储存装置，用以提供资料；以及一序列传输接口译码器，耦接至该储存装置，包括一储存装置控制器，用以控制该储存装置的操作；一第二地址缓存器，用以储存一内存地址；以及一译码器，用以译码透过一序列传输接口所接收到的一序列命令，当该序列命令等于一连续读取命令时，使该序列传输接口译码器依据该内存地址，至该储存装置内读取资料，并以符合该序列传输接口的规格的形式传送至该序列传输接口，其中该序列传输接口译码器将最后读取的地址累加至下笔地址，并更新至该第二地址缓存器，最后当读取资料回传后，该序列传输接口控制器传送读取资料至该微控制单元。
9.如权利要求8所述的序列传输接口的系统，其中该序列传输接口译码器更包括一预撷取资料缓存器，该序列传输接口译码器依据更新至该第二地址缓存器的下笔地址，至该储存装置内读取资料并储存至该预撷取资料缓存器。
10.如权利要求8所述的序列传输接口的系统，其中该储存装置为闪存。
11.一种操作序列传输接口的方法，包括下列步骤储存一内存地址；接收一序列命令；对所接收到的该序列命令译码；当该序列命令等于一连续读取命令时，依据该内存地址读取资料，并以符合该序列传输接口的规格的形式回传；以及将最后读取的地址累加至下笔地址，并更新该内存地址。
12.如权利要求11所述的操作序列传输接口的方法，还包括下列步骤储存一参考地址；提供一读取地址；比较该参考地址及该读取地址，并输出比较值；依据接收到的比较值编码，当该读取地址紧接上一笔被读取资料的地址时，产生该连续读取命令；传送该连续读取命令，并等待读取资料回传；当读取资料回传后，传送读取资料至提供处；以及在进行地址比较后，依据该读取地址更新该参考地址。
13.如权利要求12所述的操作序列传输接口的方法，更包括下列步骤提供一写入地址以及传送写入资料；比较该参考地址及该写入地址，并输出比较值；依据接收到的比较值，当产生一连续写入命令时，传送该连续写入命令与写入资料，写入资料是紧接于连续写入命令之后；以及当该序列命令等于该连续写入命令时，依据该内存地址，将接收的写入资料写入该储存装置中。
全文摘要
一种序列传输接口的仆装置、主控装置与其系统及方法。本发明是将序列传输接口(SPI)系统在资料读取过程中的读取地址储存起来，并且增加一个新的资料读取命令，当下一次读取的资料地址是紧接着上一笔读取的资料地址时，使用新的读取命令来省略读取地址的传送，以提高序列传输接口资料读取的效能。
文档编号G06F13/38GK1862516SQ200510069110
公开日2006年11月15日 申请日期2005年5月10日 优先权日2005年5月10日
发明者李育柱, 陈盛平, 林建佑 申请人:凌阳科技股份有限公司