专利名称：用于编码数据的电路和方法以及数据记录器的制作方法
技术领域：
本发明涉及一种用于编码数据的电路和方法、以及数据记录器。具体地，本发明适合当通过对行(PI)和列(PO)方向进行乘积编码而添加纠错码时使用。
背景技术：
当将数据记录在数字通用盘(DVD)上时，针对每个ECC块添加纠错码。利用乘积码来执行此纠错。将行(PI)和列(PO)方向的纠错码添加到分布在存储器中的一个ECC块的数据上。
图4示出了向其添加了纠错码的ECC块的结构。如图中所示，一个ECC块包括208行和181列的数据。在第192到第208行和第172到第181列中分别添加PO和PI码。其中，向每行的数据(扇区中的数据)添加PI码，并向每列的数据(扇区中的数据)添加PO码。换句话说，针对每行的数据计算PI码，并针对每列的数据计算PO码。将计算出的PI和PO码添加到要存储在存储器中的其相应数据上。
将与PI码区的每列相对应的PO码存储在PI和P0码区的重叠部分中。这是对PI方向进行处理之后执行对PO方向的处理的情况。然而，相反地，由于乘积码的特性，即使当在对PI方向进行处理之后执行对PI方向的处理时，PI和PO码区的重叠部分显示出相同的纠错操作。
图5示出了纠错编码电路100的构造实例(传统实例)，其中通过向数据添加纠错码来构成ECC块。在图中，存储器101包括SDRAM等。EDC算法操作单元102计算纠错码并将其添加到数据。加扰算法电路103对已经向其添加了纠错码的数据进行加扰。PI算法操作电路104计算PI方向(行方向)的纠错码并将其添加到已加扰数据。PO算法操作电路105计算PO方向(列方向)的纠错码并将其添加到已加扰数据。
在图5所示的传统纠错编码电路100中，首先，在将一个ECC块的数据从主机写入存储器101中之后(图6A)，由EDC算法操作电路102读取一个扇区的数据，添加包含扇区ID等的报头，然后，添加检错码(EDC)(图6B)。之后，通过加扰算法操作电路103对已经向其添加了检错码的一个扇区的数据进行加扰(图6C)，并将一个扇区的已加扰数据随后写回存储器101中。
之后，从存储器101到PI算法操作电路104逐行读取数据，并针对每行计算PI码。将获得的PI码添加到要写入存储器101中的其相应数据上(图6D)。之后，当针对所有行完成对PI码的计算和添加时，接下来逐列读取数据，针对每个PO码计算PO码。将获得的PO码添加到要写入存储器101中的其相应数据上(图6E)。因此，在存储器101中构成了图4中所示的ECC块。
因此，在已经构成ECC块之后，针对每行读取数据，并输出到调制电路200(图6F)。调制电路200对该输入数据执行预定调制，以产生记录信号。通过光学拾波器300将这种记录信号顺序地记录在磁盘上。
附带地，在图5所示的纠错编码电路100中，当执行纠错编码时，频繁进行从每个电路到存储器101的访问。换句话说，当处理一个ECC块的数据时，针对存储器101执行以下处理(1)从主机写数据(W)；(2)由EDC算法操作电路102读取数据(R)；(3)由加扰算法操作电路103写数据(W)；(4)由PI算法操作电路104读取数据(R)；(5)由PI算法操作电路104写PI码(W)；(6)由PO算法操作电路105读取数据(R)；(7)由PO算法操作电路105写PO码(W)；以及(8)将数据读取到调制电路200(R)。
另一方面，当以乘1的速度记录数据时，与DVD标准的关系需要11.08Mbps，作为记录期间的用户数据传送速率。将此表示为0.6925兆字/秒，以字(16比特)为单位。
在图5所示的纠错编码电路100中，假设以16比特来处理对存储器101的访问，将处理(1)到(8)中所示的访问存储器101的次数乘以用户数据传送速率0.6925兆字/秒(以字来表示)，以获得存储器访问所需的操作时钟的频率。这里，如果(5)的访问次数约为0.2，因为(5)的访问是用于写PI码，而(7)的访问次数约为0.3，因为(7)的访问是用于写PO码，则通过以下等式获得操作存储器101所需的时钟频率CL1。
CL1＝6.5×0.6925＝4.5MHz...(1)此时钟频率是以乘1的速度进行记录的情况。当速度乘16时，用以下等式来表示时钟频率CL16。
CL16＝4.5×16＝72MHz...(2)此外，当估计存储器访问的开销约为1.3到1.5时，用以下等式来表示时钟频率。
CL16＝94到108MHz...(3)实际上，需要除处理(1)到(8)之外的存储器访问。因此，存储器的操作时钟必须更高得多。
然而，如此高的时钟频率的存储器是昂贵的。因此，当将存储器安装在DVD记录器等上时出现了成本问题。此外，存储器的高操作时钟频率引起了存储器的耗电量的增加的问题。另一方面，如果降低存储器的操作时钟频率，则不能及时完成编码，引起了对失去记录操作的实时性的担心。
JP 2001-298371 A描述了通过同时执行PI和PO算法操作来减少访问存储器的次数。
发明内容
本发明已经解决了上述问题，且本发明的目的是通过降低访问存储器的次数来确保记录操作的实时性，即使在低操作时钟频率的存储器的情况下，并同时实现耗电量和存储器成本的降低。
根据本发明的第一方面，提出了一种数据编码电路，包括EDC算法操作单元，用于将检错码添加到数据；加扰算法操作单元，用于对已经通过EDC算法操作单元向其添加了检错码的数据加扰；PI算法操作单元，用于将PI方向的纠错码添加到由加扰算法操作单元进行加扰的数据；PO算法操作单元，用于将PO方向的纠错码添加到由加扰算法操作单元进行加扰的数据；以及存储器，用于按照操作时钟写/读数据，其中，在将数据写入存储器之前，将来自主机的数据输入到EDC算法操作单元和加扰算法操作单元，以进行处理，将处理后的数据写入存储器，PI算法操作单元和PO算法操作单元之一首先按照不同于数据读取方向的方向对数据执行处理，以便将数据从存储器输出到随后级的处理电路，以将纠错码写入存储器，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，同时按照数据读取方向从存储器中读取数据，以向其添加纠错码，并将数据顺序输出到随后级的处理电路。
根据本发明的第二方面，提出了一种编码数据的方法，包括EDC算法操作步骤，将检错码添加到数据；加扰算法操作步骤，对已经在EDC算法操作步骤中向其添加了检错码的数据加扰；PI算法操作步骤，将PI方向的纠错码添加到在加扰算法操作步骤中进行加扰的数据；以及PO算法操作步骤，将PO方向的纠错码添加到在加扰算法操作步骤中进行加扰的数据，其中，在EDC算法操作步骤和加扰算法操作步骤中对来自主机的数据进行处理，以将其写入存储器，PI算法操作步骤和PO算法操作步骤之一包括首先按照不同于数据读取方向的方向对数据进行处理，以便将数据从存储器输出到随后级的处理电路，以将纠错码写入存储器，而PI算法操作步骤和PO算法操作步骤中的另一个包括接着对数据进行处理，同时按照数据读取方向从存储器中读取数据，以向其添加纠错码，并将数据顺序输出到随后级的处理步骤。
根据本发明的第三方面，提出了一种具有用于将纠错码添加到所记录的数据的数据编码电路的数据记录器，所述数据编码电路包括EDC算法操作单元，用于将检错码添加到数据；加扰算法操作单元，用于对已经通过EDC算法操作单元向其添加了检错码的数据加扰；PI算法操作单元，用于将PI方向的纠错码添加到由加扰算法操作单元进行加扰的数据；PO算法操作单元，用于将PO方向的纠错码添加到由加扰算法操作单元进行加扰的数据；以及存储器，用于按照操作时钟写/读数据，其中，在将数据写入存储器之前，将来自主机的数据输入到EDC算法操作单元和加扰算法操作单元，以进行处理，将处理后的数据写入存储器，PI算法操作单元和PO算法操作单元之一首先按照不同于数据读取方向的方向对数据执行处理，以便将数据从存储器输出到随后级的处理电路，以将纠错码写入存储器，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，同时按照数据读取方向从存储器中读取数据，以向其添加纠错码，并将数据顺序输出到随后级的处理电路。
根据本发明的每个方面，在将数据写入存储器之前，将来自主机的数据输入到EDC算法操作单元和加扰单元以进行处理，然后，将数据从加扰单元写入存储器。因此，能够忽略当从主机将数据写入存储器时的存储器访问和当从存储器向EDC算法操作单元读取数据时的存储器访问。此外，当从存储器中、按照PI或PO方向读取数据时添加PI或PO方向的纠错码，并将这些代码顺序输出到随后级的处理单元等。因此，能够忽略当从存储器向随后级的处理单元等读取数据时的存储器访问和当PI算法操作单元或PO算法操作单元添加纠错码并写入存储器时的存储器访问。
因此，根据本实施例，与传统技术相比，可以极大地减少访问存储器的次数，能够显著地降低存储器的操作时钟频率。
例如，当将本发明应用于DVD记录器时，可以使访问存储器的次数从6.5(传统技术)降低到3.3(本发明)。因此，根据等式(1)到(3)，在速度乘1的情况下，存储器的操作时钟频率表示如下。
CL1＝3.3×0.6925＝2.29MHz在速度乘16的情况下，操作时钟频率表示如下。
CL16＝2.29×16＝36.6MHz此外，当预期存储器访问开销1.3到1.5时，操作时钟频率表示如下。
CL16＝48到55MHz此外，根据本发明，PI或PO方向的纠错码并未写入存储器。因此，可以节省针对纠错码所需的存储器容量。可选地，可以使用由于PI码或PO码并未写入存储器的事实而创建的空闲存储器区域，作为针对另一处理的工作区域。
在阅读以下结合附图的实施例时，本发明的上述、其它目的和独创特征将变得更为显而易见。
图1示出了根据本发明的实施例1的磁盘记录器的配置；图2是根据实施例1的纠错编码处理的流程图；图3A是实施例2的纠错编码处理的概念图；图3B是实施例2的纠错编码处理的概念图；图4是示出了ECC块的结构的图；图5示出了传统实例的盘记录器的配置；图6A是传统实例的纠错编码处理的概念图；图6B是传统实例的纠错编码处理的概念图；图6C是传统实例的纠错编码处理的概念图；图6D是传统实例的纠错编码处理的概念图；图6E是传统实例的纠错编码处理的概念图；以及图6F是传统实例的纠错编码处理的概念图。
具体实施例方式
将参照附图来描述本发明的实施例。此实施例示出了当将本发明应用到DVD记录器时的配置实例。
图1示出了根据此实施例的磁盘记录器的配置。用相同的参考数字来表示与图5中类似的部分。
存储器101包括SDRAM等。PO算法操作电路105计算PO方向(列方向)的纠错码并将其添加到已加扰数据。EDC算法操作电路110计算纠错码并将其添加到从主机输入的数据。加扰算法操作电路111对已经向其添加了纠错码的数据进行加扰。PI算法操作电路112将PI码添加到从存储器101输入的数据，然后，将该数据输出到调制电路200。调制电路200对输入的数据执行预定调制以产生记录信号。光学拾波器300按照从调制电路200输入的记录信号发射激光束，以将数据写入光盘。
根据此实施例，从主机向EDC算法操作电路110输入所记录的数据。每次输入一个ECC块的数据时，EDC算法操作电路110计算纠错码并添加到数据，并向加扰算法操作电路111输出此数据。加扰算法操作电路111对从EDC算法操作电路110输入的一个ECC块的数据执行加扰，并将该数据顺序写入存储器101中。
此外，根据此实施例，在PI方向的纠错编码之前，在PO算法操作电路105处执行PO方向的纠错编码，并将获得的PO码添加到要写入存储器101中的相应数据。之后，从存储器101向PI算法操作电路112按照PI方向、逐行读取数据。将PI码添加到该数据，并将该数据直接输出到调制电路200。
图2是示出了针对一个ECC块的数据的纠错编码处理的流程图。
当将一个扇区的数据(扇区数据)从主机输入到EDC算法操作电路110时(S101)，将包含扇区ID等的报头添加到扇区数据，之后进行检错码计算(S102)。将此处计算出的EDC码添加到扇区数据并输入到加扰算法操作电路111(S103)。加扰算法操作电路111对输入的扇区数据执行加扰(S104)。然后，将已加扰扇区数据写入存储器101中(S105)。重复步骤S101到S105的处理，直到已经将一个ECC块的数据写入存储器101中为止(S106)。
因此，在已经将一个ECC块的数据写入存储器101之后，从存储器101向PO算法操作电路105读取一列上的数据(S107)，然后，在PO算法操作电路105处，对该数据执行纠错码计算(PO码计算)。将获得的PO码添加到数据并写入存储器101(S108)。重复此处理，直到针对全部列上的数据完成为止(S109)。
接着，从存储器101向PI算法操作电路112读取一行上的数据(S110)，且PI算法操作电路112对该数据执行纠错码计算(PI码计算)。将获得的PI码添加到数据并输出到调制电路200(S111)。重复此处理，直到针对全部行上的数据完成为止(S112)。
图3A和3B概念地示出了步骤S110到S112的处理。从首行开始顺序读取存储器101中、步骤S101到S109中建立的数据(参见图3A)，同时将PI码添加到该数据(参见图3B)。然后，将该数据顺序输出到设置在下一级的调制电路200，并将其记录在磁盘上。
根据此实施例，在从主机将数据写入存储器101之前，将数据输入到EDC算法操作电路110和加扰算法操作电路111并进行处理，并将处理后的数据写入存储器101。因此，能够忽略当从主机将数据写入存储器时的存储器访问、和当从存储器向EDC算法操作电路读取数据时的存储器访问。
执行PI算法操作，同时从存储器101按照PI方向读取数据。因此，能够忽略当从存储器101向调制电路200读取数据时的存储器访问、和当PI算法操作电路添加PI方向的纠错码以写入存储器时的存储器访问。
因此，根据此实施例，可以极大地减少访问存储器的次数，能够显著地降低存储器的操作时钟频率。结果，能够极大地降低存储器101的成本，实现数据记录器的低成本。
此外，由于PI码并未写入存储器，可以节省针对PI码所需的存储器容量。可选地，可以使用由于PI码并未写入存储器的事实而创建的空闲存储器区域，作为针对另一处理的工作区域。在包括行和列的数据的ECC块中，其数量如图6所示，PI码区域具有大约相当于一个扇区的数据量，通过其，可以节省存储器容量。
上文中，已经参照实施例描述了本发明。然而，本发明并不限于上述实施例。
应当注意，在上述实施例中，由于将PI方向设置为当从存储器向调制电路输出数据时从存储器读取数据的方向，首先执行PO方向的处理，接着执行PI编码和将数据输出到调制电路200，同时按照PI方向读取数据。然而，如果将PO方向设置为当从存储器向调制电路输出数据时从存储器读取数据的方向，则首先执行PI方向的处理，接着执行PO编码和将数据输出到调制电路200，同时按照PO方向读取数据。
在这里所附权利要求的范围内描述的技术思想内，可以对本发明进行各种适当地修改。
权利要求
1.一种数据编码电路，包括EDC算法操作单元，用于将检错码添加到数据；加扰算法操作单元，用于对已经通过EDC算法操作单元向其添加了检错码的数据进行加扰；PI算法操作单元，用于将PI方向的纠错码添加到由加扰算法操作单元进行加扰的数据；PO算法操作单元，用于将PO方向的纠错码添加到由加扰算法操作单元进行加扰的数据；以及存储器，用于按照操作时钟写/读数据，其中，在将数据写入存储器之前，将来自主机的数据输入到EDC算法操作单元和加扰算法操作单元，以进行处理，将处理后的数据写入存储器，PI算法操作单元和PO算法操作单元之一首先按照不同于数据读取方向的方向对数据执行处理，以便将数据从存储器输出到随后级的处理电路，以将纠错码写入存储器，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，同时按照数据读取方向从存储器中读取数据，以向其添加纠错码，之后，将数据顺序输出到随后级的处理电路。
2.一种编码数据的方法，包括EDC算法操作步骤，将检错码添加到数据；加扰算法操作步骤，对已经在EDC算法操作步骤中向其添加了检错码的数据进行加扰；PI算法操作步骤，将PI方向的纠错码添加到在加扰算法操作步骤中进行加扰的数据；以及PO算法操作步骤，将PO方向的纠错码添加到在加扰算法操作步骤中进行加扰的数据，其中，在EDC算法操作步骤和加扰算法操作步骤中对来自主机的数据进行处理，以将其写入存储器，PI算法操作步骤和PO算法操作步骤之一包括按照不同于数据读取方向的方向首先对数据进行处理，以便将数据从存储器输出到随后级的处理电路，以将纠错码写入存储器；并且PI算法操作步骤和PO算法操作步骤中的另一个包括接着对数据进行处理，同时按照数据读取方向从存储器中读取数据，以向其添加纠错码，之后，将数据顺序输出到随后级的处理步骤。
3.一种具有用于将纠错码添加到记录数据的数据编码电路的数据记录器，所述数据编码电路包括EDC算法操作单元，用于将检错码添加到数据；加扰算法操作单元，用于对已经通过EDC算法操作单元向其添加了检错码的数据进行加扰；PI算法操作单元，用于将PI方向的纠错码添加到由加扰算法操作单元进行加扰的数据；PO算法操作单元，用于将PO方向的纠错码添加到由加扰算法操作单元进行加扰的数据；以及存储器，用于按照操作时钟写/读数据，其中，在将数据写入存储器之前，将来自主机的数据输入到EDC算法操作单元和加扰算法操作单元，以进行处理，将处理后的数据写入存储器，PI算法操作单元和PO算法操作单元之一首先按照不同于数据读取方向的方向对数据执行处理，以便将数据从存储器输出到随后级的处理电路，以将纠错码写入存储器，并且PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，同时按照数据读取方向从存储器中读取数据，以向其添加纠错码，之后，将数据顺序输出到随后级的处理电路。
全文摘要
提出了一种数据编码电路。在将数据写入存储器之前，由EDC算法操作电路和加扰算法操作电路对来自主机的数据进行处理，并写入存储器。接着，在PO算法操作电路处执行PO方向的纠错编码，并将获得的PO码添加到要写入存储器的相应数据。之后，按照PI方向、从存储器向PI算法操作电路逐行读取数据。将PI码添加到数据，并将数据顺序输出到调制电路。因此，能够忽略当从主机将数据写入存储器时的存储器访问、当从存储器向EDC算法操作电路读取数据时的存储器访问、当从存储器向调制电路读取数据时的存储器访问和当PI算法操作电路将纠错码写入存储器时的存储器访问。结果，能够极大地降低存储器的操作时钟频率。
文档编号G06F11/10GK1707441SQ20051007022
公开日2005年12月14日 申请日期2005年5月11日 优先权日2004年5月21日
发明者冈本实幸, 夫马正人, 富泽真一郎, 野吕聪, 妹尾秀满 申请人:三洋电机株式会社