专利名称：一种实时位真仿真开发系统及其方法
技术领域：
本发明涉及超大规模集成电路(VLSI)、电子系统级(ESL)的实时数字信号处理设计技术领域。特别是一种实时位真仿真开发系统及其方法。
背景技术：
通常而言，应用于高端雷达、声纳、软件无线电(SDR)、数字图象处理等领域的RTSP硬件装置与工业控制、消费电子领域的通用信号处理装置相比，具有以下显著不同动态范围指标高，数据位格式变化较大既有标准的定点，浮点，也有其它非标准的定点和块浮点格式；运算指标高，通常需要硬件处理装置能对数据流进行实时处理；数据吞吐率指标高，通常需要很大的位宽实现其较高的动态范围；实时运算导致输入输出的实时数据量大，从而要求硬件装置能提供大带宽的实时数据传输能力。作为RTSP核心部件的RTSP芯片，必须同时具有以上3方面的特点。RTSP硬件装置和高性能RTSP芯片的仿真验证一直是RTS研发人员所面临的重大工程技术挑战。
目前可实现RTSP硬件装置以及RTSP芯片的方案评估和快速开发的主要手段包括利用系统级信号仿真软件Matlab、SPW、SystemView、Cocentric等工具进行系统算法级仿真；利用高性能信号处理板卡构建实际系统完成方案评估和快速开发；利用全硬件仿真器如Verisity(现被Cadence公司收购)的高速硬件仿真加速器Xtreme-I。
仿真软件的优点在于算法仿真方便，功能强大，但缺乏相对应的硬件协同验证能力，实际硬件装置设计中存在的数据位格式变化在仿真软件中也缺乏灵活的支持；用高性能板卡可以构建较为完善的模拟、数字信号处理链路的硬件装置，实现快速系统级开发，但对高性能DSP处理器的仿真验证能力不强。用全硬件仿真器的优点是仿真速度快，精度较高，但缺点在于与算法级的协同验证接口不灵活，缺乏系统级协同验证的能力。具有高指标的全硬件仿真器、高性能信号处理板卡、信号处理软件价格都十分昂贵。
发明内容
本发明主要目的是为高性能RTSP硬件装置和RTSP芯片的仿真验证提供一个开发系统及方法，利用该系统和设计方法，可以用较低的价格成本实现高性能RTSP硬件装置和RTSP芯片设计开发进行方案评估和快速开发。
本发明针对雷达、声纳、SDR的高性能信号处理硬件装置算法复杂、格式多变、数据传输吞吐率高、运算密集带来仿真验证复杂的特点，设计了一个由软件模块和硬件装置构成的软硬件协同仿真验证系统和基于该系统的仿真验证流程方法。
软件模块提供流程化的软件架构，流程化的接口界面为使用者提供了直观而简洁的工作方式。提供与硬件装置精度一致的具有位真模式的常规信号、雷达信号等多种激励信号源；行为级和硬件级多层次协同仿真的系统架构可使软件模块可进行多层次的算法仿真。信号处理库和仿真模型都可设置仿真数据的数据格式，从而完成对实际硬件运算精度的精确模拟仿真。
硬件装置由实时信号数据流产生装置，RTSP运算装置，实时信号数据流捕获装置构成。三种硬件装置通过总线连接器实现。根据实时数据流的指标要求，实时信号数据流产生装置、实时信号数据流捕获装置的高速缓冲电路可重构为不同的电路结构，在实时数据流小于4096点条件下，利用双端口RAM构成缓冲器；在实时数据流大于4096点情况下，则利用双端口RAM或DDRSDRAM构成2048Mb容量大小的缓冲器。从而可产生高并行度、大带宽、大容量的实时数据流，达到与RTSP运算所需的数据传输带宽相一致的要求。
同时，实时信号数据流捕获装置可将运算结果实时捕获并通过高速PCI接口传送回软件装置以供软件系统进行分析及后处理。可配置的PCI接口逻辑实现硬件系统与软件系统的数据通信，将硬件装置所得到的运算结果传输回软件模块，方便系统进行协同验证。
本发明主要面向VLSI及雷达、声纳、SDR的高性能RTSP领域，军用软件无线电(SDR)的实时信号处理，能够用于RTSP硬件装置和RTSP芯片的仿真验证从而为相关领域设计人员提供更好的方案评估和快速开发的手段和方法。
在性能、通用性、扩展能力、成本等多方面的优势，使其具有很好的科研、工程、经济实用价值。
技术方案一种实时位真开发系统，其特征在于开发系统由软件模块和硬件装置构成，硬件装置包括数字IO板激励信号生成装置、PCI总线接口驱动装置、运算处理板、数字IO板运算结果捕获装置、PCI总线接口驱动装置，运算处理板分别与数字IO板激励信号生成装置和数字IO板运算结果捕获装置互联，软件模块包括算法仿真和信号后处理装置、硬件激励信号生成装置、硬件运算结果捕获装置，算法仿真和信号后处理装置分别连接于硬件激励信号生成装置和硬件运算结果捕获装置，完成基于位仿真模型的精确仿真，并生成硬件装置运行所需的激励信号，硬件装置在软件模块的控制下，完成信号处理算法的实时仿真验证。
所述的实时位真开发系统，软件模块流程化的软件架构提供了简洁的工作模式，信号库的特征是基于位真的工作模式，信号库提供与硬件装置相一致的精确位工作模式，并提供常规信号、雷达信号等多种激励信号源，算法库的特征是能提供行为抽象级和硬件级的映射模式，软件的信号后处理结构特点是能以行为级仿真、硬件映射级仿真、实际硬件运算结果的协同仿真验证3种模式进行协同工作。
所述的实时位真开发系统，硬件装置可重构和模块化的硬件架构。硬件装置由实时信号数据流产生装置，高速DSP运算装置，实时信号数据流捕获装置构成，三种硬件装置的互联通过总线连接器实现，硬件装置根据仿真验证及成本需要具有可重构的硬件特点。
所述的实时位真开发系统，硬件装置的可重构特点是指实时信号数据流产生装置和实时数据流捕获装置，具有根据实时数据流的大小，配置成为不同缓冲器容量的高速缓冲器结构，在实时数据流小于4096点条件下，利用双端口RAM构成缓冲器；在实时数据流大于4096点情况下，则利用双端口RAM或DDRSDRAM构成2048Mb容量大小的缓冲器。
所述的实时位真开发系统，系统具有软硬件协同仿真验证的特点，即软件模块实现基于位真模型的算法仿真，硬件装置实现算法的实际硬件运行，并通过PCI接口实现将硬件运行数据回传至软件模块做后分析处理。
图1开发系统总体架构图。
图2开发系统的软件模块架构图。
图3算法级仿真示意图。
图4硬件装置的结构组成图。
图5高速数据缓冲电路结构图。
图6乒乓结构的高速采集缓冲电路图。
图7本发明的方法步骤流程图。
具体实施例方式
本发明基于图1的系统框架和运行模式以及针对高性能RTSP仿真验证困难的特点而特殊设计的软硬件系统结构很好的解决了算法精确仿真、实际硬件的高速运算处理、软硬件协同仿真验证等方面的技术难题，提供了一种实用而高效的软硬件协同仿真验证工程解决方案。
图2是开发系统的软件模块架构，软件模块提供一种简洁实用的流程化工作模式。模块的菜单条结构为自顶向下的模式，(模式设置->运行设置->测试激励->算法仿真->仿真绘图->协同验证->硬件调试->性能对比->性能评估->运行终止)，对应着实际的软件模块工作流程，实现系统的流程化操作控制。运行设置、算法仿真、仿真绘图实现对具体算法的行为级的仿真，位真硬件映射级仿真。
图3是算法级仿真示意图，系统的算法仿真通过设置多种算法精度格式对算法的各运行指标做出精确评估。测试激励部分针对算法仿真和硬件仿真运行提供一致的运行所需激励。硬件调试部分完成对硬件装置的运行控制并通过PCI接口实现与硬件装置的数据互传。
图4是硬件装置的结构组成图，图中可以看到硬件装置由以下3部分所构成实时信号数据流产生装置，高速DSP运算装置，实时信号数据流捕获装置。实时信号数据流产生装置和实时信号数据流捕获装置的核心电路是内部高速数据缓冲区电路的设计。
高性能DSP处理模块通常需要对高速数据流进行实时处理，因此需要实时信号数据流产生装置和实时信号数据流捕获装置能提供很高的数据吞吐率，对高速DSP处理机的调研表明总线IO的工作频率通常工作在100Mhz以下，在本发明设计中，总线IO的工作频率能以最高100Mhz的工作频率工作，本发明能同时有100个数据通道产生并行的数据流，从而获得Gb/s的瞬时数据流，能为DSP处理机提供连续的大容量数据流有两种方法，1是瞬时动态产生运算所需的数据，2是预先将测试数据激励存储到高速存储器中，正常运行时将激励信号源连续加载到DSP处理机模块中。硬件逻辑直接产生各种激励信号开发困难有较大局限性，更多的是采用第2种方法。本发明利用MICRO公司的高速DDR-SDRAM结合特殊设计的硬件逻辑完成高速数据缓冲器的设计，能为数据IO板提供高达256MB(2048Mb)容量的存储容量，其最大设计带宽为128b*100M＝12.8Gb，以128Mb的数据带宽模式可提供存储深度为16M的存储深度。能够满足绝大多数高性能DSP处理机对高速缓存的需求。
图5是高速数据缓冲电路示意图，它主要分为实时采集SampleIN、主控逻辑MainCtr、高速数据存储器Ddrsdram、双端口缓冲器Dpram。PCI逻辑模块、高速数据传输本地端模块，DDR-SDRAM尽管能够提供很高的数据传输吞吐率，但由于它是动态存储器，需要定时对存储器单元刷新，因此，不能始终以相同的工作频率完成大容量数据的传输，而实时数据流的数据传输始终必须工作在相同的工作频率下。为了解决这一矛盾，本发明利用双端口存储器和存储器控制逻辑构建了基于乒乓原理的高速实时采集缓冲器。
图6是乒乓结构的高速实时采集器电路示意图。利用双缓冲和DDR-SDRAM的协同工作有效的实现了大容量实时数据流的连续传输。当所需的高速数据缓冲区数据量低于4096点时，则可将硬件结构重构设计为仅由双端口缓冲器Dpram构成高速数据缓冲区以达到节约成本的目的。
实时信号数据流产生模块和实时信号数据流捕获模块具有相同的硬件架构，为了实现简化硬件设计、提高模块的通用性、降低设计成本，将实时信号数据流产生模块和实时信号数据流捕获模块都用相同的硬件结构设计而成，并通过修改控制硬件结构的控制逻辑实现数据捕获功能。
信号处理装置是硬件装置的运算处理部分，从图5中，可以看到信号处理模块提供丰富的附加辅助功能，包扩ATX电源接口、JTAG接口、时钟逻辑、复位逻辑、总线缓冲、辅助控制逻辑等。如果装置是对DSP器件进行仿真验证，总线提供100个输入通道和100个输出通道。通过输入输出数据通道，实现3个子装置的互联。
如果需要对信号处理机的高性能信号运算模块进行验证，可以借助此标准接口形式提供多种信号处理模块，目前利用微电子所自行设计的Speed芯片构成的信号处理运算模块，可以在简单编程的基础上实现FFT/IFFT、FIR、SLIP的高性能信号处理预处理运算。能方便系统级用户快速进行信号处理运算模块的快速开发和性能评估。如果用户需要更高性能的阵列处理能力，可以在不改变接口形式的条件下将Speed芯片级联处理。在需要其它功能模块时，则可以用FPGA、通用DSP、ASIC构成诸如上变频、下变频、调制、编码等功能的特定功能模块。从而建立较为完成的各种信号处理运算模块库。
图7基于该系统的仿真验证方法其工作步骤如下所述，步骤1，确定设计仿真验证目标的算法和运行指标，在软件模块的工作模式设置菜单条中，确定仿真验证的模式(行为级仿真，硬件映射级仿真)，并对仿真过程中的数据格式，工作频率，抽样点数等参数做具体设置，与传统的仿真软件相比，基于实际硬件数据位格式的精确仿真是平台具有的显著优点之一。
步骤2，调用算法仿真库，实现算法的功能仿真。算法仿真主要是调用软件算法库中的算法模块或硬件映射级仿真模型完成实际仿真运算，与传统的仿真软件相比，系统提供参数设置接口，在行为级仿真阶段过程中，可以设置算法模块的运算精度，运算动态范围。在位真硬件映射级阶段，通过调用实际硬件基于Cycle级的C语言算法模型，从而从数据精度和时序上精确模拟实际硬件系统的工作状态。
步骤3，由软件模块生成硬件装置仿真所需的激励信号。系统提供丰富的信号库，主要分为标准信号，雷达信号，通信信号，定制信号。并且信号库提供标准扩展接口以便进行信号扩展。对所有的信号，都可以设置信号抽样点数，抽样频率，数据格式。并且根据需要，可以将量化后的信号以二进制的格式存储在波形文件中，为硬件仿真产生所需的信号激励。
步骤4，根据软件模块的指令，控制硬件装置进入运算状态。软件模块通过PCI接口向硬件装置发出控制指令，使各硬件装置进入初始运行状态，并将实时信号数据流产生装置将接收到的激励信号存储到Ddrsdram。
步骤5，在软件模块的控制作用下，数据流产生装置，信号处理装置，信号捕获装置协同工作，由数据流产生装置模拟实际硬件的工作情况将实时数据流传送给信号处理装置，并由信号捕获装置将捕获的实时数据流通过PCI接口传送回软件模块。
步骤6，根据传送回的数据，由软件模块对传送回的信号处理结果进行正确性比较、精度分析、性能评估。
步骤2和步骤5是本发明的关键，步骤2利用系统所特有的位真信号库及位真模式设置完成多层次的算法仿真。步骤5利用系统硬件装置的高数据吞吐率和信号处理装置的处理能力完成系统的硬件仿真。
具体实施例本发明在中国科学院微电子研究所研制的450万门超高速DSP芯片Speed仿真及快速原型开发系统中得到应用。利用该系统及，对Speed芯片所能完成的雷达信号处理机中所应用的主要算法FFT/IFFT、FIR、时域相关、脉冲压缩等算法进行了实时的硬件仿真，实际运行结果表明，该位真实时信号处理软硬件协同仿真开发平台能对多种信号处理算法进行位真模式的仿真分析。能以6.4Gbps的数据带宽进行实时数据传输和数据接收。能够实现对典型雷达信号处理机的核心处理算法进行实时软硬件协同仿真验证。
权利要求
1，一种实时位真开发系统，其特征在于开发系统由软件模块和硬件装置构成，硬件装置包括数字IO板激励信号生成装置、PCI总线接口驱动装置、运算处理板、数字IO板运算结果捕获装置、PCI总线接口驱动装置，运算处理板分别与数字IO板激励信号生成装置和数字IO板运算结果捕获装置互联，软件模块包括算法仿真和信号后处理装置、硬件激励信号生成装置、硬件运算结果捕获装置，算法仿真和信号后处理装置分别连接于硬件激励信号生成装置和硬件运算结果捕获装置，完成基于位仿真模型的精确仿真，并生成硬件装置运行所需的激励信号，硬件装置在软件模块的控制下，完成信号处理算法的实时仿真验证。
2，根据权利要求1所述的实时位真开发系统，其特征在于软件模块流程化的软件架构提供了简洁的工作模式，信号库的特征是基于位真的工作模式，信号库提供与硬件装置相一致的精确位工作模式，并提供常规信号、雷达信号等多种激励信号源，算法库的特征是能提供行为抽象级和硬件级的映射模式，软件的信号后处理结构特点是能以行为级仿真、硬件映射级仿真、实际硬件运算结果的协同仿真验证3种模式进行协同工作。
3，根据权利要求1所述的实时位真开发系统，其特征在于硬件装置可重构和模块化的硬件架构。硬件装置由实时信号数据流产生装置，高速DSP运算装置，实时信号数据流捕获装置构成，三种硬件装置的互联通过总线连接器实现，硬件装置根据仿真验证及成本需要具有可重构的硬件特点。
4，根据权利要求3所述的实时位真开发系统，其特征在于硬件装置的可重构特点是指实时信号数据流产生装置和实时数据流捕获装置，具有根据实时数据流的大小，配置成为不同缓冲器容量的高速缓冲器结构，在实时数据流小于4096点条件下，利用双端口RAM构成缓冲器；在实时数据流大于4096点情况下，则利用双端口RAM或DDRSDRAM构成2048Mb容量大小的缓冲器。
5，根据权利要求1所述的实时位真开发系统，其特征在于系统具有软硬件协同仿真验证的特点，即软件模块实现基于位真模型的算法仿真，硬件装置实现算法的实际硬件运行，并通过PCI接口实现将硬件运行数据回传至软件模块做后分析处理。
6，一种基于实时位真开发系统的方法，其具体步骤如下步骤1，确定设计仿真验证目标的算法和运行指标；步骤2，调用算法仿真库，实现算法的功能仿真；步骤3，由软件模块生成硬件装置仿真所需的激励信号；步骤4，根据软件模块的指令，控制硬件装置进入运算状态；步骤5，数据流产生装置，信号处理装置，信号捕获装置协同工作，并由信号捕获装置将运算结果返回到软件模块中；步骤6，软件模块根据硬件装置运算结果进行后处理和分析评估。
全文摘要
本发明涉及超大规模集成电路技术领域。特别是一种实时位真仿真开发系统及其方法。仿真验证开发步骤如下1，确定设计硬件模块的算法和实际运行指标；2，调用算法仿真库，实现算法的功能仿真；3，由软件系统生成硬件仿真所需的激励信号；4，根据软件系统的指令，控制硬件系统进入实时运算状态；5，数据流产生模块产生实时数据流信号；信号处理模块，信号捕获模块协同工作，并由信号捕获模块将运算结果返回到软件系统；6，软件系统根据硬件运算结果进行信号后处理和分析。系统和方法主要面向高性能雷达、声纳、军用软件无线电的实时信号处理，用于RTSP硬件装置和RTSP芯片的仿真验证从而为相关领域设计。
文档编号G06F11/36GK1996263SQ20051013077
公开日2007年7月11日 申请日期2005年12月28日 优先权日2005年12月28日
发明者吴斌, 周玉梅, 黑勇, 王小琴, 乔树山, 周璇 申请人:中国科学院微电子研究所