专利名称：运算处理装置与存储器间的连接装置及方法
技术领域：
本发明是涉及运算处理装置与存储器间连接装置及方法的技术，尤其涉及在美国英特尔公司的CPU(Central Processing Unit中央处理器)上，能够用于启动NAND存储器的运算处理装置与存储器间的连接装置及方法。
背景技术：
在要求随着时间的流逝，记忆信息不发生变化的领域，需要一种即使不供应电源，记忆内容也不消失的存储器，我们将这种存储器称为非易失性存储器(Non-Volatile Memory)。
非易失性存储器包括专门用于读取的存储器一只读存储器(ROM；Read OnlyMemory)；可多次写入的可擦可编程只读存储器(EPROM；Erasable ProgrammableRead Only Memory)。这种可擦可编程只读存储器(EEPROM；Electrically ErasableProgrammable Read Only Memory)包括快闪存储器(Flash Memory)、铁电存储器(FRAM；Ferro-electric Random Access Memory)等。
其中，快闪存储器凭借其独有的高稳定性和大容量、相对低廉的价格等优势，成为现在内置设备中普遍使用的一种存储器。
快闪存储器作为具有单一晶体管和复合晶体管的存储单元的非易失性存储器，不是以字节为单位，而是以扇区和块为单位进行存储。在比较快的时间内，可以通过电的方式，清除快闪存储器的内容。
上述快闪存储器有NOR型，NAND型，DiNOR(Divided bit-line NOR)型，AND型，pair-AND(PAND)型和E2-型。NOR型快闪存储器适用注入热电子(Hot Electron)的记入方式；NAND型快闪存储器综合隧道现象和页码动作电路技术，程序运行速度快。
另外，NOR型快闪存储器读取速度快，主要用于便携式通讯设备中；NAND型快闪存储器记录速度快，主要用于记录动画影像的设备中。
通常，移动产品主要使用美国英特尔公司的NOR型存储器，随着存储器技术的不断发展，NAND型存储器在价格和性能方面，与NOR存储器不相上下。美国英特尔公司的运算处理装置-CPU主要使用子公司的NOR存储器，由现有的CPU与存储器构成的系统具有如下结构。
图1为现有的运算处理装置与存储器间的连接结构的方框图。
如图所示，现有的运算处理装置与存储器间的连接结构由以下几个部分构成执行系统的运算处理及控制功能的CPU120；在CPU120的控制下，存储系统的驱动程序、应用程序和数据的存储部130；执行包含上述CPU120的系统的电源管理的PMIC(Power Management Integrated Circuit电源管理集成电路)110。
而且，存储部130还包括为了启动，进行动作的启动用存储器--NOR存储器131；进行数据存储的存储用存储器--NAND存储器132。
当驱动上述系统时，PMIC(Power Management Integrated Circuit电源管理集成电路)110向CPU120供应电源，同时，传送复位信号，进行初始化。
CPU120进行初始化后，向存储部130输出复位信号，对NOR存储器131和NAND存储器132进行初始化。
当启动上述现有系统时的连接如下所示。
图2为现有的运算处理装置与存储器间的连接方法的动作顺序图。
下面，参照图2，对现有的运算处理装置与存储器间的连接方法的动作进行说明。
S201，如果向系统供应最初电源。
S202，电源管理集成电路(PMICPower Management Integrated Circuit)110向CPU120输入复位信号，CPU120进行初始化。
S203、S204，如果CPU120利用复位信号，进行初始化，保持稳定的状态，向存储部130输入复位信号，存储部130的NOR存储器131和NAND存储器132进行复位、执行相应动作。
上述现有CPU与存储器间的连接通过简单的启动步骤完成，不需要复杂的电源管理。
但是，由于最近批量生产的美国英特尔公司的CPU的电源序列复杂、敏感，当像NOR存储器一样，通过启动，连接NAND存储器时，就会出现系统终止，需要重新启动等问题。
发明内容
因此，本发明的目的在于解决上述问题，提供一种通过启动，能够用于启动NAND存储器的运算处理装置与存储器间的连接装置及方法。
为了实现上述目的，本发明的运算处理装置与存储器间的连接装置就是进行计算机系统启动的连接装置，特征在于，包括以下几个部分构成根据电源管理部输入的复位信号，进行初始化，输入进行启动的存储器的驱动信号的运算处理装置；通过输入上述运算处理装置的驱动信号，延迟事先设定的时间期间后，接收复位信号，进行初始化的存储工具。
而且，为了实现上述目的，本发明的运算处理装置与存储器间的连接方法就是进行计算机系统启动的连接方法，其特征在于包括如下步骤(a)根据输入的复位信号，对上述计算机系统的运算处理装置进行初始化，向进行启动的存储器输出驱动信号的步骤；及(b)接收对上述存储器输出驱动信号的时间延迟事先设定的时间期间的复位信号，根据是否接收上述驱动信号，进行初始化的步骤。
正如上面提到的那样，本发明运算处理装置与存储器间的连接装置及方法的特点是，提供CPU与存储器间的复杂电源序列的连接，可以将其适用于启动NAND快闪存储器。
本发明的效果综上所述，本发明的运算处理装置与存储器间的连接装置及方法的效果中，为了对应启动NAND型存储器的条件，提供运算处理装置-CPU与NAND型存储器间的连接，达到能够将NAND存储器用于启动型存储器使用的效果。
为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
图1为现有的运算处理装置与存储器间的连接结构的方框图。
图2为现有的运算处理装置与存储器间的连接方法的动作顺序图。
图3为本发明之CPU与NAND存储器间的连接结构的方框图。
图4为本发明之CPU与NAND存储器间的连接方法的动作顺序图。
具体实施例方式
下面将参照附图，对本发明的运算处理装置与存储器间的连接装置及方法的实施方式进行详细说明。
但，在本发明的说明过程中，对于现有的，众所周知的部分，加以省略，不进行说明。
图3为本发明的CPU与NAND存储器间的连接结构的方框图。
如图3所示，本发明的计算机系统由以下几个部分构成对计算机系统进行控制的运算处理装置，即中央处理器(CPU)320；具有进行启动的存储工具作用的NAND存储器310；在上述NAND存储器310上，将复位信号延迟一定时间，并进行传送的延迟集成电路(Delay IC，简称延迟IC)340；对计算机系统的电源进行管理的电源管理集成电路(PMICPower Management IC以下简称PMIC)330。
上述NAND存储器310在特性上，只有当存储器芯片的CE#(Chip Enable芯片启动)，OE#(Output Enable输出启动)，及WE#(Write Enable写入启动)的信号是高(high)信号，RSTIN#(Reset In)信号进入时，才能够正常地动作，才称为NAND快闪存储器。
如果用户向上述计算机系统供应电源，PMIC(Power Management IC电源管理集成电路)330根据MR#信号，稳定后，为了启动计算机系统，向CPU(320)输入RS0#(Reset output复位输出)信号，CPU320根据从PMIC330接收的RS0#信号，当RESET#信号高后，开始启动。
为了稳定上述PMIC(Power Management IC电源管理集成电路)330输入的RM#信号，在计算机系统的主板上，通过电池供应的备用电源是3.3V。
而且，CPU320自身稳定后，向PMIC330通知(图中未标记)已完成系统驱动的准备，PMIC(Power Management IC电源管理集成电路)330供应实际可进行系统驱动的电源VCC_IO。此时，通常情况下，VCC_IO为3.3V。
另外，通过上述VCC_IO电源，CPU320的CS0#(Chip Select Output芯片选择输出)，OE#，及WE#信号在NAND存储器310中输入成高信号，同时，向延迟IC340供应电源。
通过供应VCC_IO，延迟IC340开始动作，延迟100msec后，向NAND存储器310输入RSTIN#信号。此时，延迟时间可以设定。
NAND存储器310从CPU320接收CE#，OE#及WE#的信号后，由于从延迟IC340接收RSTIN#信号，为了系统的稳定，可以作为启动用存储器进行动作。
此时，为了将上述NAND存储器310用于启动型存储器使用，通过IPL(InitialProgram Loading初始程序调入)，SPL(Second Program Loading第二程序调入)及OS(Operating System操作系统)等，对应不同于NOR存储器的整个构造，需要变更进行启动所需要的韧件(软件硬件相结合)(Firmware)。
而且，为了提高启动速度，限制在NAND存储器310中装载的核心程序的最小化，可以采取装载小型核心程序的方法。
关于上述NAND存储器310构造之韧件(软件硬件相结合)的休整问题，由于与本发明的实际要点存在差异，在本发明中加以省略，不进行说明。对于这一内容，软件工程师可以根据程序进行变更。
下面，将参照附图对具有以上构成的本发明进行计算机系统启动的CPU320与NAND存储器310间的连接方法进行详细说明。
图4为本发明之CPU与NAND存储器间的连接方法的动作顺序图。
下面，参照图4，对本发明的CPU与NAND存储器间的连接方法的动作顺序进行详细说明。
S401、S402，如果在包括上述图3构成的计算机系统上供应最初电源，PMIC(Power Management IC电源管理集成电路)330整体稳定后，向CPU320输入复位信号(RS0#)。此时，供应最初电源后，直到PMIC330向CPU320输入复位信号为止大概需要70msec。
S403，接收到PMIC(Power Management IC电源管理集成电路)330输入的复位信号的CPU320利用RESET#信号，进行初始化，如果电源稳定，向PMIC330通知驱动系统准备完毕。此时，图中没有标明通知系统驱动准备完毕的信号。
PMIC(Power Management IC电源管理集成电路)330通过系统驱动准备信号掌握CPU320的稳定化程度，输出进行系统驱动的VCC_IO和向NAND存储器310供应的电源VCC_MEM。
S404，根据上述VCC_IO，CPU320的CSO#，OE#及WE#信号，向NAND存储器310输入高信号，延迟IC340开始动作。
随着延迟IC340的动作，100msec后，以高信号向NAND存储器310输入RSTIN#信号，进行复位。
S405，此时，在向延迟IC340输入复位信号(RSTIN#)的瞬间，由于NAND存储器310的CE#，OE#及WE#信号保持高信号状态，NAND存储器进行正常启动。
上述NAND存储器310正常启动后，在NAND存储器310中装载CPU320进行系统驱动的程序，由于这个技术是已众所周知的技术，这里不再说明。
此时，为了将上述NAND存储器310用于启动型存储器使用，正如前面图3的详细说明那样，为了与NAND存储器310的基本结构相对应，需要休整软件的韧件(软件硬件相结合)。
本发明运算处理装置与存储器间的连接装置及方法的特征在于提供普通的美国英特尔系列的CPU与NAND型存储器间的电源连接，能够将NAND存储器用于启动型存储器使用。
通过上述的说明内容，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。
权利要求
1.一种运算处理装置与存储器间的连接装置，是进行计算机系统启动的连接装置，其特征在于包括以下几个部分构成根据电源管理部输入的复位信号，进行初始化，输入进行启动的存储器驱动信号的运算处理装置；通过输入上述运算处理装置的驱动信号，延迟事先设定的时间期间后，接收复位信号，进行初始化的存储工具。
2.如权利要求1所述的运算处理装置与存储器间的连接装置，其特征在于上述运算处理装置输入的驱动信号包括上述存储器的应用许可信号，输出许可信号，存储许可信号。
3.如权利要求1所述的运算处理装置与存储器间的连接装置，其特征在于上述存储工具包括根据上述运算处理装置的驱动信号，输出延迟事先设定的时间期间的复位信号的延迟工具；接收上述运算处理装置的驱动信号，接收上述迟延的复位信号后，输出初始化的存储器。
4.如权利要求3所述的运算处理装置与存储器间的连接装置，其特征在于根据外部控制信号设定上述延迟工具的事先设定时间。
5.如权利要求3所述的运算处理装置与存储器间的连接装置，其特征在于上述存储器是NAND型快闪存储器。
6.一种运算处理装置与存储器间的连接方法，是进行计算机系统启动的连接方法，其特征在于包括如下步骤(a)根据输入的复位信号，对上述计算机系统的运算处理装置进行初始化，向进行启动的存储器输出驱动信号的步骤；及(b)接收对上述存储器输出驱动信号的时间延迟事先设定的时间期间的复位信号，根据是否接收上述驱动信号，进行初始化的步骤。
7.如权利要求6所述的运算处理装置与存储器间的连接方法，其特征在于上述(a)步骤就是上述运算处理装置向进行启动的存储器输出驱动信号的同时，上述计算机系统的电源管理部向输出迟延事先设定时间期间的复位信号的延迟工具供应电源。
8.如权利要求6所述的运算处理装置与存储器间的连接方法，其特征在于上述(b)步骤就是，当上述存储器接收上述(a)步骤的所述驱动信号时，根据上述复位信号，进行初始化。
全文摘要
一种计算机系统运算处理装置与存储器间的连接装置及方法，属于计算机系统的技术，尤其涉及在美国英特尔公司的CPU上，能够用于启动NAND存储器的运算处理装置与存储器间的连接装置及方法。本发明运算处理装置与存储器间的连接装置就是进行计算机系统启动的连接装置包括以下几个部分构成根据电源管理部输入的复位信号，进行初始化，输入进行启动的存储器的驱动信号的运算处理装置；通过输入上述运算处理装置的驱动信号，延迟事先设定的时间期间后，接收复位信号，进行初始化的存储工具。具有上述构成的本发明，可以将只有在输入运算处理装置，即CPU芯片启动信号的状态下才能进行复位的NAND存储器用于启动型存储器使用。
文档编号G06F9/445GK101071383SQ200610026399
公开日2007年11月14日 申请日期2006年5月10日 优先权日2006年5月10日
发明者扬胜熏 申请人:乐金电子(昆山)电脑有限公司