专利名称：存储器与休眠电路的制作方法
技术领域：
本揭示涉及电路电源管理。本发明之多个实施例用以提供不同的机制来控制在不 同静态随机存取存储器运行模式下的供应电压。
背景技术：
不同静态随机存取存储器的漏电流会随供应电压而改变。在使用静态随机存取存 储器的各种方法中，静态随机存取存储器巨集的内部供应电压(例如VDDI)会相等静态随 机存取存储器的供应电压(例如VDD)减去通过二极管的压降(例如电压Vdiode)。然而， 电压Vdiode会受到温度(例如温度T)以及流经二极管的电流(例如电流I)的影响，因此 漏电流会与温度上升有关而成指数增加。电压Vdiode也会依由用以形成二极管之晶体管 的尺寸大小和技术而改变，造成在多种应用中决定所使用的电压Vdiode变得极为复杂。此 夕卜，这些方法无法追踪在制造静态随机存取存储器单元的工艺中所产生之差异。
发明内容
有鉴于此，根据本发明的一个实施例，提供一种存储器，包括一第一供应电压节 点；一存储器巨集；一第一电路耦接至存储器巨集；一第一装置耦接至第一供应电压节点 和第一电路；以及一第二装置耦接至第一供应电压节点和存储器巨集，其中存储器巨集之 一第二供应电压节点用以选择性地藉由第一电路和第一装置从第一供应电压节点接收电 源，或是藉由第二装置从第一供应电压节点接收电源。根据本发明另一实施例，提供另一种休眠电路，包括一第一电压调节器，由一第一 工艺所制造，并且具有一第一主要调节电极耦接至一第一节点，以及第二主要调节电极耦 接至一第二节点，其中第一电压调节器用以补偿由第一工艺所制造之装置的漏电流；一第 二电压调节器，由一第二工艺所制造，并且具有一第一次要调节电极耦接至第一节点，以及 第二次要调节电极耦接至第二节点，其中第二电压调节器用以补偿由第二工艺所制造之装 置的漏电流；以及一自补偿电路耦接第二节点，用以稳定第二节点上之供应电压；其中当 供应电压增加时，该自补偿电路以减少供应电压；并且当供应电压减少时，该自补偿电路用 以增加供应电压。根据本发明另一实施例，提供另一种存储器，包括一第一电路，其中第一电路包括 一第一 N型装置；一第一 P型装置，一第二 N型装置；以及一第二 P型装置。第一 N型装置 和第一 P型装置均由一第一工艺所建造，而第二 N型装置和第二 P型装置均由一不同于第 一工艺的第二工艺所建造。其中，第一 N型装置、第一 P型装置、第二 N型装置与第二 P型 装置并联地耦接于一第一节点与一第二节点之间；第一电路用以使存储器利用第二节点在 供应电压的第一电平在一第一模式中运行，以及利用第二节点中在供应电压的第二电平在 一第二模式中运行，其中供应电压之第一电平不同于供应电压之第二电平，而供应电压的 第二电平是依照第一 N型装置、第一 P型装置、第二 N型装置和第二 P型装置之一者或多者 的尺寸来决定；以及一第二电路，当供应电压减少时，第二电路用以增加在第二节点上之供应电压；当供应电压增加时，第二电路用以减少供应电压；一装置，装置耦接至第一节点， 并用以在第一模式或第二模式中运行；一存储器巨集；一第一装置，耦接于一供应电压节 点与 第一电路之间；以及一第二装置，耦接于一供应电压节点与存储器巨集之间。本发明的存储器与休眠电路的电压Vdiode稳定，并且可以追踪在制造静态随机 存取存储器单元的工艺中所产生的差异。
图1所示为一静态随机存取存储器之一实施例；图2所示为图1中该静态随机存取存储器的休眠电路之一实施例；图3所示为图1的一静态随机存取存储器之另一实施例；图4所示为图3中该静态随机存取存储器的休眠电路之一实施例。其中，附图标记说明如下100、300 静态随机存取存储器；110、120、142、240、310、320、342、440 晶体管；130、200、330、400 休眠电路；140、340 静态随机存取存储器巨集；143、343 逻辑装置；144、344 位单元；210,410 静态随机存取记忆二极管巨集；220、420 逻辑二极管；230、430 自补偿电路；235 逻辑晶体管；236 N型金属氧化物半导体晶体管；240P-1 240P-2、440P-1 440P-2 P型金属氧化物半导体晶体管；240N-1 240N_2、440N_1 440N-2 N型金属氧化物半导体晶体管；250、450 解码电路；435、436 逻辑N型晶体管；VDD、VDDRI、VDDI、VSS、VI、Vbias、VSSRI、VSSI 电压Ilp 电流；PM 信号；DLSP、SD、SLP、SAFEM 信号；Biasl Bias4 ；
具体实施例方式本发明所揭示之内容提供许多不同的实施例，用以实行许多实施例的不同特征。 惟以上所述者，仅为本发明之优选实施例而已，当不能以此限定本发明实施之范围，即大凡 依本发明权利要求及发明说明内容所作之简单的等效变化与修饰，皆仍属本发明专利涵盖 之范围内。此外，本发明之揭示内容中的实施例可能会重复参考数值和/或文字标号，这是 为了简化及清楚地表示实施例，且并不规定各实施例和/或讨论的设定之间的关系。
图1为一静态随机存取存储器(SRAM) 100之实施例，但在某些实施例中亦可为包 括易失性存储器(例如触发器或其他)的其它电路系统。电压VDD为静态随机存取存储器 100的供应电压，电压VDDRI为休眠电路130的供应电压，电压VDDI为静态随机存取存储器 巨集(SRAM macro) 140的供应电压。电压VDDI透过晶体管110从电压VDD得到电源或透过 晶体管120、电压VDDRI跟休眠电路130从电压VDD得到电源。举例来说，当晶体管110开 启时，电压VDDI透过晶体管110从电压VDD得到电源。在此类的实施例构造中，电压VDDI 大体上与电压VDD相等。当晶体管110关闭时，从电压VDD至电压VDDI的信号路径被中断。 当晶体管120开启时，电压VDD可供应电压至VDDRI和电压VDDI。当晶体管120关闭时，电 压VDDRI变为浮动电压，并截断从电压VDD到VDDI的供电路径。信号DSLP、SD和SLP分别 控制(例如开/关)晶体管110、120和142。举例来说，当信号DLSP被驱动时(例如低电 压电平)，晶体管110被开启；当信号DLSP不被驱动时(例如高电压电平)，晶体管110被 关闭。当信号SD被驱动时(例如低电压电平)，晶体管120被开启；当信号SD不被驱动时 (例如高电压电平)，晶体管120被关闭等。
在不同实施例中，静态随机存取存储器100能在正常、睡眠(sle印)和休眠(de印 sleep)模式中运行，其中静态随机存取存储器巨集140的供应电压(例如电压VDDI)会随 不同模式而改变。在正常的运行模式下(例如主动模式)，静态随机存取存储器照常运行， 例如可用以对位单元144进行读取和写入。当晶体管120关闭时，休眠电路130会关闭，晶 体管110会开启让供应的电压VDD转换成内部电压VDDI。在主动模式中，逻辑装置143可 能会被晶体管142开启或关闭。举例来说，当信号SLP被驱动时(例如低电压电平)，晶体 管142被开启，而开启逻辑装置143。当信号SLP不被驱动时(例如高电压电平)，晶体管 142被关闭，而关闭逻辑装置143。在休眠模式中，休眠电路130作为一调节器，将电压VDD调节成电压VDDI。在一实 施例中，藉由静态随机存取存储器约百分之二十至百分之四十的供应电压VDD可减少电压 VDDI，并可充分保存在位单元144中的资料内容。此外，依休眠电路130的结构可减少电压 VDDI的电压电平。在休眠模式中，晶体管110会关闭，因而截断通过晶体管110从电压VDD 至电压VDDI的供电路径。在同一时间，晶体管120会开启用以开启休眠电路130，让供应 电压VDD可通过电压VDDRI至电压VDDI。在一实施例中，电压VDDRI大体上与电压VDD相 同。在睡眠模式中，因无法利用静态随机存取存储器巨集140或位单元144中的资料， 所以会消耗少量甚至没有使用到电源且无漏电流的产生。在此情况下，晶体管110和晶体 管120会一起关闭，故从电压VDD至电压VDDI的供电路径便被截断。逻辑装置143包括由静态随机存取存储器巨集140所利用之周边或逻辑电路，例 如组合电路像与非门(NAND)、或非门(NOR)、变流器等。位单元144用以存储静态随机存 取存储器巨集140的资料。在不同实施例中，逻辑装置143或其他存储器元件(例如位单 元144)的工艺与其他包括不同于逻辑装置143的存储器工艺(例如静态随机存取存储器 工艺)不同。因此，漏电流来自于逻辑工艺的漏电流和静态随机存取存储器工艺的漏电流。 依这些应用，在逻辑工艺中所制造之晶体管可能比在存储器工艺中所制造之晶体管有较高 的驱动能力。此外，由逻辑工艺中所制造的装置可能会比由静态随机存取存储器工艺所制 造的相同装置快或是慢。因此，一逻辑工艺可能会比一静态随机存取存储器工艺较快或较慢。一些实施例提供逻辑二极管220 (图2)和静态随机存取存储器二极管210 (图2)来补 偿逻辑工艺和静态随机存取存储器工艺所造成的漏电流。图2为休眠电路130之一实施例。如图所示，休眠电路200可参考成一电压调节 器、一电源存储电路等。休眠电路200包含被配置当作逻辑二极管210和静态随机存取存储 器二极管220来运行的晶体管。这些在逻辑二极管210和静态随机存取存储器二极管220 中的晶体管为N型金属氧化物半导体(NMOS)晶体管和/或P型金属氧化物半导体(PMOS) 晶体管，并由一逻辑工艺或存储器(例如静态随机存取存储器)工艺所制造。大体而言，N 型金属氧化物半导体二极管(NMOS diode)用以追踪并补偿N型金属氧化物半导体晶体管 的漏电流；P型金属氧化物半导体二极管(PMOS diode)则用以追踪并补偿P型金属氧化物 半导体晶体管的漏电流。此外，逻辑二极管(logic processdiode)用以追踪并补偿由逻辑 工艺所制造之装置，静态随机存取存储器二极管(SRAM process diode)用以追踪并补偿由 静态随机存取存储器工艺所制造之装置。举例来说，N型金属氧化物半导体静态随机存取存 储器二极管(NMOS SRAM diode)用以追踪并补偿在位单元144内的N型金属氧化物半导体 晶体管；P型金属氧化物半导体静态随机存取存储器二极管(PMOS SRAMdiode)用以追踪并 补偿在位单元144内的P型金属氧化物半导体晶体管。同样地，N型金属氧化物半导体逻 辑二极管(NMOS logic diode)用以追踪并补偿在逻辑装置143内的N型金属氧化物半导 体晶体管；P型金属氧化物半导体逻辑二极管(PMOS logic diode)用以追踪并补偿在逻辑 装置143内的P型金属氧化物半导体晶体管。如图2所示，在方格210内包含一 N型金属 氧化物半导体静态随机存取存储器二极管和一 P型金属氧化物半导体静态随机存取存储 器二极管的一对晶体管，而在方格220内则包含一 N型金属氧化物半导体逻辑二极管和一 P型金属氧化物半导体逻辑二极管的一对晶体管。但对逻辑和静态随机存取存储器工艺而 言，不同的实施例适合不同数量的N型金属氧化物半导体和P型金属氧化物半导体二极管。 使用在休眠电路200中静态随机存取存储器二极管210和逻辑二极管220的数量会依不同 的因素而定，例如组成二极管的晶体管尺寸大小、静态随机存取存储器巨集140的尺寸大 小、用于逻辑装置143的晶体管数量和用于位单元144的晶体管数量之间的比例等。因静 态随机存取存储器二极管210能追踪存储器(RAM)单元工艺的差异，逻辑二极管220能追 踪逻辑工艺的差异，所以静态随机存取存储器二极管210与逻辑二极管220能够有效地达 成工艺边界的覆盖(process corner coverage)，例如覆盖不同速度(例如慢的工艺、快的 工艺)、不同植入型态(例如N型植入或N型金属氧化物半导体、P型植入或P型金属氧化 物半导体等)和不同工艺型态(例如静态随机存取存储器工艺、逻辑工艺等)的装置。静 态随机存取存储器二极管210和逻辑二极管220位于休眠电路200之边界仅为说明之用， 其亦可位于不同的所在位置。图2表示配置成二极管之静态随机存取存储器二极管210与 逻辑二极管220，但不同实施例中可能用二极管来代替由二极管所配置之晶体管。要执行 二极管或二极管所配置之晶体管需考虑设计选择所包含的不同因素，例如放在下方的装置 (例如晶体管/ 二极管)所占的布局面积、装置的电压差异等。因为由静态随机存取存储器二极管210和逻辑二极管220所配置之二极管提供了 从电压VDD至电压VDDI可预期的压降，静态随机存取存储器二极管210和逻辑二极管220 可被视为一个将电压VDD调整至电压VDDI的电路系统。在一实施例中，确定一所要求之电 压VDDI (例如有 足够的电压来保存在位单元144中的资料)，计算从电压VDD至所要求电压VDDI之压降，再挑选静态随机存取存储器二极管210跟逻辑二极管220中晶体管之大小 与结构来提供已计算出的压降。依据不同的应用和/或技术，电压VDDI可由约百分之四十 至百分之六十的电压VDD所决定。挑选静态随机存取存储器二极管210和逻辑二极管220 中晶体管(例如晶体管的大小、结构等)也需考虑充足的电流来支持所需电压VDDI。在此 观点中，静态随机存取存储器二极管210和逻辑二极管220可被视为提供电流来支持电压 VDDI的电流源。静态随机存取存储器二极管210和逻辑二极管220仅为说明之用，提供相 同功能(例如电压的调节、提供所要求的电流等)的其他电路系统(例如二极管、电压调节 器、电流源等)也在此发明不同实施例的范围内。N型金属氧化物半导体晶体管236用以控制(例如开启/关闭)自补偿电路230。 举例来说，若信号SAFEM被驱动(例如高电压电平)，信号SAFEM会开启晶体管236来提供 自补偿电路230的电流路径，并开启自补偿电路230。但是若信号SAFEM不被驱动(例如低 电压电平)，信号SAFEM便会关闭N型金属氧化物半导体晶体管236、截断电流路径并关闭 自补偿电路230。自补偿电路230能使供应电压VDDI稳定。自补偿电路230像负回波般运行，并 用以追踪供应电压VDDI，它可由一静态随机存取存储器工艺或一逻辑工艺所制造。电压 Vbias用以控制逻辑晶体管235。逻辑晶体管235的“逻辑”一词是指晶体管235由图2实 施例之逻辑工艺中所制作。然而，晶体管235也可能由不同工艺中(例如一静态随机存取存 储器工艺)所制作。电压Vbias、逻辑晶体管235和选择的偏压(例如Biasl、Bias2、Bias3 或Bias4)组成自补偿电路230之自补偿回路。若电压VDDI增加，偏压也会增加，这样可 提供逻辑晶体管235有一个较高的偏压。因此，电流Ilp的减少会引起电压Vbias和电压 VDDI的减少。但假设电压VDDI减少时，偏压减少用以导系电流Ilp增加，亦会使电压VDDI 增加。因此，相较于其它方式，稳定的电压VDDI是有益的。晶体管240用以作为一电阻装置，而功能就像是电压VDDI之电压分压器的一部 份和所挑选的偏压(例如Biasl)。在某些实施例中，依据不同的应用，至少一 N型金属氧 化物半导体晶体管和一 P型金属氧化物半导体晶体管会连接之二极管，并串联地连接在一 起。图2表示两对代表晶体管240并且对应四个偏压(例如Biasl、Bias2、Bias3、Bias4) 的N型金属氧化物半导体晶体管和P型金属氧化物半导体晶体管，但是这些晶体管的数量 可随着偏压的数量而变化。在一实施例中，偏压Biasl约为电压Vl和偏压Bias2的百分之 五十，其中电压Vl为P型金属氧化物半导体晶体管240P-1的汲极电压，偏压Biasl为P型 金属氧化物半导体晶体管240P-1的源极电压(或N型金属氧化物半导体晶体管240N-1的 源极电压)，并且偏压Bias2为N型金属氧化物半导体晶体管240N-1的汲极电压。同样地， 偏压Bias3约为偏压Bias2和偏压Bias4的百分之五十，其中偏压Bias2为P型金属氧化 物半导体晶体管240P-2的汲极电压；偏压Bias3为P型金属氧化物半导体晶体管240P-2 的源极电压(或N型金属氧化物半导体晶体管240N-2的源极电压)和偏压Bias4为N型 金属氧化物半导体晶体管240N-2的汲极电压。图2所示之晶体管240仅为说明之用，在其 它实施例中，亦可使用具有相同的运行功能(例如提供适当的电阻)的电路系统。解码电路250，其功能如同一多路器，用以挑选所要求的偏压(例如Biasl、Bias2、 Bias3、Bias4等)。因为此休眠电路200之实施例中使用了偏压Biasl、Bias2、Bias3、Bias4， 两个信号PM用以解码及挑选四个偏压。但若偏压的个数改变时，本领域技术人员均知道信号PM的个数也会因此改变。举例来说，若有五至八个偏压，将有三个信号PM ；若有九至十六 个偏压，将有四个信号PM等。在一实施例中，只有一个偏压(例如Biasl、Bias2、Bias3或 Bias4之任一者)被所选到的信号PM所挑选。再者，还有所收集的资料和一依所要求电压 VDDI资料决定的对应偏压(例如Biasl、Bias2、Bias3或Bias4)和配置用来挑选偏压的信 号PM0此外，信号PM可从设有静态随机存取存储器100之芯片的外部所得到，其益于挑选 一所要求之偏压来作为适当的偏压。图3为一静态随机存取存储器之另一实施例。静态随机存取存储器300包括可与 静态随机存取存储器100相比拟之电路系统，所以静态随机存取存储器300有与静态随机 存取存储器100同等之功能。举例来说，与静态随机存取存储器100相比，静态随机存取 存储器300包括晶体管310、晶体管320、休眠电路330、静态随机存取存储器巨集340、晶 体管342、逻辑装置343以及位单元334，可与静态随机存取存储器100内晶体管110、晶体 管120、休眠电路130、静态随机存取存储器巨集140、晶体管142、逻辑装置143以及位单元 144相比拟。然而，休眠电路330耦接于静态随机存取存储器巨集340与电压VSS之间，不 像休眠电路130耦接于电压VDD与静态随机存取存储器巨集140之间。此外，电压VSSRI 和电压VSS可与图1中的电压VDDRI和VDDI相比拟。由于休眠电路130与330的配置方 式不同，所以静态随机存取存储器300的电路系统(例如晶体管310、晶体管320、逻辑装置 343、位单元342等)必须做相对应的配置，并且本领域技术人员在阅读前述实施例的揭示 后即可了解。图4为休眠电路之另一实施例。休眠电路330包括可与休眠电路130相比较之电 路系统 ，所以在静态随机存取存储器300中休眠电路330的运行可与在静态随机存取存储 器100中休眠电路130的运行相比拟，并可在回顾此实施例揭示后被任一本领域技术人员 所认可。举例来说，图4中之休眠电路400包括静态随机存取存储器二极管410、逻辑二极 管420、自补偿电路430以及解码电路450，可与静态随机存取存储器二极管210、逻辑二极 管220、自补偿电路230以及解码电路250相比较。在自补偿电路430中，晶体管440、逻辑 N型晶体管435和晶体管436可与晶体管240、逻辑P型晶体管235以及晶体管236相比 拟。此外，因为休眠电路330的配置方式不同，在休眠电路330中的电路统亦须做相对应地 配置，并且本领域技术人员在阅读前述实施例的揭示后即可了解。惟以上所述者，仅为本发明之优选实施例而已，当不能以此限定本发明实施之范 围，即大凡依本发明权利要求及发明说明内容所作之简单的等效变化与修饰，皆仍属本发 明专利涵盖之范围内。举例来说，不同的晶体管可以用N金属氧化物半导体表示，而有些其 他晶体管可以用P金属氧化物半导体来表示，但在本发明的不同实施例中并不对配置去作 限制，而设计的选择问题中会依据需求、方便等挑选不同晶体管种类(例如N金属氧化物半 导体或P金属氧化物半导体)。本发明不同的实施例为不同应用与不同晶体管的结合。此 夕卜，用一特殊逻辑电平来说明一些信号在一些晶体管上的运行，但挑选电平与晶体管也是 一项设计选择的问题，因为要在不同发明实施例与不同设计选择中都可实施。电子元件与 相对应的电压和电流结合来达到说明中可靠的运行，但类似的元件和/或电路系统可被用 来达到预期的效果，本发明不同的实施例不限制不同的元件、电路或装置。
权利要求
1.一种存储器，包括一第一供应电压节点； 一存储器巨集；一第一电路，耦接至该存储器巨集；一第一装置，耦接至该第一供应电压节点和该第一电路；以及 一第二装置，耦接至该第一供应电压节点和该存储器巨集；其中，该存储器巨集之一第二供应电压节点用以选择性地藉由该第一电路和该第一 装置从该第一供应电压节点接收电源，或是藉由该第二装置从该第一供应电压节点接收电 源。
2.如权利要求1所述的存储器，其中该存储器巨集包括一第三装置，该第三装置用以 控制该存储器巨集中的至少一逻辑装置。
3.如权利要求2所述的存储器，其中该第一电路由下列装置之一项或多项所组成一第一N型装置；一第一 P型装置，该第一 N型装置和该第一 P型装置皆从一第一工艺中所制造，并用以 补偿该存储器巨集中的位单元； 一第二 N型装置；以及一第二 P型装置，该第二 N型装置和该第二 P型装置从不同于该第一工艺的一第二工 艺所制造，并用以补偿该至少一该逻辑装置。
4.如权利要求1所述的存储器，还包括一第二电路用以稳定该第二供应电压节点，其 中该第二电路包括一晶体管，耦接至该第二供应电压节点；一第一电压节点，具有一第一电压用以控制该晶体管；一第二电压节点，具有一第二电压用以控制通过该晶体管且通过P型装置与N型装置 中之一者或多者的电流；其中，当该第二供应电压节点的供应电压减少时，该晶体管、该第一电压与该第二电压 用以增加该第二供应电压节点的供应电压；并且当该第二供应电压节点的供应电压增加 时，该晶体管、该第一电压与该第二电压用以减少该第二供应电压节电的供应电压。
5.如权利要求4所述的存储器，其中用以控制该第二电压之选择的信号来自设有该存 储器之芯片的外部。
6.一种休眠电路，包括一第一电压调节器，由一第一工艺所制造，并且具有一第一主要调节电极耦接至一第 一节点，以及第二主要调节电极耦接至一第二节点，其中该第一电压调节器用以补偿由该 第一工艺所制造之装置的漏电流；一第二电压调节器，由一第二工艺所制造，并且具有一第一次要调节电极，耦接至该第 一节点，以及第二次要调节电极，耦接至该第二节点，其中该第二电压调节器用以补偿由该 第二工艺所制造之装置的漏电流；以及一自补偿电路，耦接该第二节点，用以稳定该第二节点上之一供应电压； 其中当该供应电压增加时，该自补偿电路用以减少该供应电压；并且当该供应电压减 少时，该自补偿电路用以增加该供应电压。
7.如权利要求6所述的休眠电路，其中该第一电压调节器和/或该第二电压调节器包 括一二极管和一配置成二极管之晶体管。
8.如权利要求6所述的休眠电路，其中该供应电压系依照该第一电压调节器和/或该 第二电压调节器的尺寸来计算。
9.一种存储器，包括 一第一电路，包括 一第一N型装置；一第一 P型装置，该第一 N型装置和该第一 P型装置均由一第一工艺所建造； 一第二N型装置；一第二 P型装置，该第二 N型装置和该第二 P型装置均由一不同于该第一工艺的第二 工艺所建造；其中，该第一 N型装置、该第一 P型装置、该第二 N型装置与该第二 P型装置并联地耦 接于一第一节点与一第二节点之间；该第一电路用以使该存储器利用该第二节点在该供应电压的第一电平在一第一模式 中运行，以及利用该第二节点中在该供应电压的第二电平在一第二模式中运行，其中该供 应电压之第一电平不同于该供应电压之第二电平。
10.如权利要求9所述的存储器，其中该第一电路还包括一第二电路，当该供应电压减 少时，该第二电路用以增加在该第二节点上之该供应电压；当该供应电压增加时，该第二电 路用以减少该供应电压。
11.如权利要求10所述的存储器，其中该第二电路包括 一装置；一第一电压节点，具有一第一电压用以控制该装置；以及一第二电压节点，具有一第二电压，其中该第二电压由设有该存储器之芯片外部的信 号所选择，用以控制一连接至该装置之一电阻装置和通过该装置之电流，其该电阻装置由 至少一 P型晶体管或一 N型晶体管所构成；其中当该供应电压增加时，该装置、该第一电压和该第二电压用以减少在该第二节点 之供应电压，并且当该供应电压减少时，该装置、该第一电压和该第二电压用以增加该供应 电压。
12.如权利要求9所述的存储器，还包括一装置，该装置耦接至该第一节点，并用以在该第一模式或该第二模式中运行； 一存储器巨集；一第一装置，耦接于一供应电压节点与该第一电路之间；以及 一第二装置，耦接于一供应电压节点与该存储器巨集之间。
13.如权利要求9所述的存储器，其中该供应电压的第二电平是依照该第一N型装置、 该第一 P型装置、该第二 N型装置和该第二 P型装置之一者或多者的尺寸来决定。
全文摘要
本发明提供一种存储器与休眠电路，该存储器包括第一供应电压节点，一存储器巨集，一第一电路耦接至存储器巨集，一第一装置耦接至第一供应电压节点和第一电路，以及一第二装置耦接至第一供应电压节点和存储器巨集。存储器巨集之一第二供应电压节点用以选择性地藉由第一电路和第一装置从第一供应电压节点接收电源，或是藉由第二装置从第一供应电压节点接收电源。本发明的存储器与休眠电路的电压Vdiode稳定，并且可以追踪在制造静态随机存取存储器单元的工艺中所产生的差异。
文档编号G11C11/413GK102044290SQ201010516969
公开日2011年5月4日 申请日期2010年10月15日 优先权日2009年10月15日
发明者吴重毅, 李政宏, 陆崇基, 陈旭顺 申请人:台湾积体电路制造股份有限公司