专利名称：更新多级翻译旁视缓冲器(tlb)字段的制作方法
技术领域：
本发明涉及翻译旁视缓冲器(TLB)。在支持分页虚拟存储器的处理器中，可使用占据处理器的虚拟地址空间的虚拟地址 (也称为"有效"或"线性"地址)来指定数据。虚拟地址空间通常可大于系统中实际物 理存储器的大小。处理器中的操作系统可以固定大小区块(称为页)来管理物理存储器。为了将虚拟页地址翻译为物理页地址，处理器可搜索存储在系统存储器中的页表， 所述页表可含有必需的地址翻译信息。由于除非页表数据在数据高速缓冲存储器中，否 则这些搜索(或"页表遍历")通常可涉及存储器存取，因此这些搜索可能较耗时。因此处理器可使用一个或一个以上翻译旁视缓冲器(TLB)来执行地址翻译。TLB 是地址翻译高速缓冲存储器，即，存储从虚拟地址到物理地址的新近映射的小高速缓冲 存储器。处理器可在执行页表搜索和地址翻译之后将物理地址高速缓冲存储在TLB中。 TLB的内容通常可包含通常提到的虚拟页地址，以及与其相关联的物理页地址。可存在 单独的用于指令地址的TLB (称为"指令TLB"或"I-TLB")和用于数据地址的TLB (称 为"数据TLB"或"D-TLB")。为了增加TLB地址的效率，可类似于多级存储器高速缓冲存储器来使用和实施多级 TLB。与一个或一个以上上级TLB相比，下级TLB通常可较小且较快。当TLB未命中 发生在下级TLB和上级TLB两者中时，通常可在页表遍历后更新上级TLB。一般来说，可能不会用从物理存储器中的页表检索到的地址翻译信息来更新下级 TLB。对下级TLB的后续参考将随后导致TLB未命中，从而要求针对所需地址翻译信息 搜索上级TLB。然而可能存在不合意的等待时间，其与下级TLB中的未命中相关联且与 所引起的对上级TLB的搜索相关联。 发明内容一种其中存储有用于处理器的计算机可读指令的计算机可读媒体。所述指令在由处理器读取和实施时促使所述处理器存取物理存储器以检索针对虚拟地址的地址翻译信 息，所述虚拟地址针对下级TLB和上级TLB两者产生TLB未命中信号的虚拟地址的地址翻译信息。所述指令还促使所述处理器使用单一TLB写入指令，通过将从所述存储器 检索到的所述地址翻译信息写入所述下级TLB和所述上级TLB两者中，来更新所述下级 TLB和所述上级TLB两者。一种更新一级以上TLB的方法包含存取存储器以检索针对虚拟地址的地址翻译信 息。所述方法包含使用单一TLB写入指令，通过将从所述存储器检索到的所述地址翻译 信息写入下级TLB和上级TLB两者中，来更新所述下级TLB和所述上级TLB两者。一种设备包含存储器、下级TLB和上级TLB以及TLB控制器。所述下级TLB和所 述上级TLB经配置以存储多个条目，所述条目中的每一者含有允许将虚拟地址翻译为相 应物理地址的地址翻译信息。所述TLB控制器经配置以如果所需虚拟地址从所述下级 TLB和从所述上级TLB产生TLB未命中，那么从所述存储器检索用于所述所需虚拟地 址的地址翻译信息。所述TLB控制器进一步经配置以使用单一 TLB写入指令，通过将从 所述存储器检索到的所述地址翻译信息写入所述下级TLB和所述上级TLB两者中，来更 新所述下级TLB和所述上级TLB两者。
图1示意性说明在虚拟存储器系统中操作的TLB。图2是地址翻译系统的实例的示意图，所述地址翻译系统具有上级TLB和下级TLB, 以及经配置以在单一 TLB写入操作后更新两级TLB的TLB控制器。 图3是说明更新一级以上TLB的方法的示意性流程图。
具体实施方式
下文结合附图所陈述的具体实施方式
希望描述经配置以更新多级TLB的方法与系统 的各种实施例，而不希望呈现仅可能的实施例。
具体实施方式
包含具体细节，以便允许 对所描述内容的详尽理解。然而所属领域的技术人员应了解，这些具体细节可能不包含 在所描述实施例的一些实施例中。在一些情况下，以框图形式展示众所周知的结构和组 件，以便更清楚地说明所解释的概念。图1示意性说明翻译旁视缓冲器(TLB) 10的结合包含在物理存储器30中的页表 20的虚拟存储器系统中的操作。如此项技术中已知，在虚拟存储器系统中，映射(或翻 译)通常可在虚拟(或"线性")地址空间与物理地址空间之间执行。虚拟地址空间通常 指由处理器产生的所有虚拟地址22的集合。物理地址空间通常指针对驻存在物理存储器 30中的数据的所有物理地址的集合，即，可提供于存储器总线上以写入到物理存储器30 中特定位置或从所述位置进行读取的地址。在分页虚拟存储器系统中，可假定数据由通常称为页31的固定长度单位组成。可将 虚拟地址空间和物理地址空间划分为连续页地址的区块，每一虚拟页地址提供一虚拟页 码，且每一相应的物理页地址指示存储器30内特定数据页31的位置。典型页大小可为 例如约4千字节，但不同的虚拟分页存储器系统可使用不同的页大小。物理存储器30中 的页表20可含有对应于虚拟存储器系统的所有虚拟页地址的物理页地址，S卩，针对虚拟 地址空间中的所有虚拟页地址，可含有虚拟页地址与相应物理页地址之间的映射。通常， 页表20可含有多个页表条目(PTE) 21，每一PTE21指向物理存储器30中对应于特定 虚拟地址的页31。存取存储在物理存储器30中的页表20中的PTE 21可能需要存储器总线事务，其在 处理器循环时间和功率消耗方面可能成本较高。可通过存取TLB 10而不是物理存储器 30来减少存储器总线事务的次数。如早先所解释，TLB IO是存储虚拟地址与物理地址之 间的新近映射的地址翻译高速缓冲存储器。TLB 10通常含有存储在页表20中的虚拟到 物理地址映射的子集。TLB IO通常可含有多个TLB条目12。每一TLB条目12可具有 标签字段14和数据字段16。标签字段14可包含虚拟页地址的高阶位中的某些位作为标 签。数据字段16可指示对应于带标签虚拟页地址的物理页地址。当指令在程序执行期间具有需要翻译为相应物理地址的虚拟地址22时，可存取TLB 10以在存储在TLB 10中的TLB条目12中査找虚拟地址22。虚拟地址22通常包含虚拟 页码，其可用于TLB IO中以査找相应的物理页地址。如果TLB 10在其TLB条目中含有对应于呈现给TLB的虚拟地址22中所含有的虚 拟页码的特定物理页地址，那么发生TLB"命中"，且可从TLB IO检索所述物理页地址。 如果TLB IO不含有对应于呈现给TLB的虚拟地址22中的虚拟页码的特定物理页地址， 那么发生TLB "未命中"，且可能必须执行对物理存储器30中的页表20的査找。 一旦从 页表20确定物理页地址，就可将对应于虚拟页地址的物理页地址加载到TLB IO中，且 可以虚拟页地址22再次存取TLB 10。因为已将所需的物理页地址加载到TLB IO中，所 以TLB存取此时导致TLB"命中"，且新近加载的物理页地址可在TLB 10的输出处产生。图2是地址翻译系统100的实例的功能图，地址翻译系统100经配置以作为单一TLB 写入操作的结果来更新一级以上TLB。在概述中，地址翻译系统IOO可包含下级TLB 110、 上级TLB 115以及控制下级TLB 110和上级TLB 115两者的操作的TLB控制器140。地 址翻译系统IOO可连接到物理存储器130，其可包含页表120。 TLB控制器140可以是处 理器中的CPU (中央处理单元)的一部分。或者，TLB控制器140可位于处理器的核心内，和/或位于处理器的CPU附近。TLB控制器140可包含控制对两级TLB的存取的TLB 管理软件。类似于通常用于例如存储器高速缓冲存储器中的多级高速缓冲存储器，可通过使用 下级TLB 110结合上级TLB来增加地址翻译操作的效率。下级TLB 110通常可小于上级 TLB 115，且可含有较少的TLB条目，进而提供对频繁使用的地址数据的短存取时间。 尽管为了简明起见，在图2中仅展示单一上级TLB 115，但应了解，地址翻译系统100 中可包含多个上级TLB,每个增加级的TLB通常大于前一级TLB,且具有逐渐增加TLB 条目数目。TLB控制器130中的TLB管理软件可促使初始存取和搜索下级TLB 110，以查找针 对所需虚拟地址的地址翻译信息，如图2中由标有参考标号111的箭头所指示。如果TLB 命中发生于下级TLB 110中，那么TLB控制器130中的软件可促使检索搜索结果，如由 标有参考标号112的箭头所指示。如果TLB未命中发生于下级TLB IIO中，软件可实施 对上级TLB 115的搜索。对上级TLB 115的搜索在图2中由标有参考标号113的箭头指 示。与下级TLB110相比，上级TLB 115通常可含有多得多的TLB条目。如果对上级TLB 115的搜索113导致TLB命中，那么可检索搜索的结果并将其加载 到下级TLB中，如图2中由标有参考标号116的箭头所指示。然而对上级TLB 115的搜 索113仍可能导致未命中，在此情况下TLB控制器140中的软件可对物理存储器130中 的页表120实施搜索，以便检索所需的物理页地址信息。对页表120的搜索在图2中由 标有参考标号117的箭头指示。如果所需的页不存在于物理存储器130中，那么可将相关的地址翻译信息从页表120 加载到上级TLB 115中。这意味着可将所需的地址翻译信息(即，虚拟地址与相应物理 地址之间的映射)写入上级TLB 115中，如图2中由标有参考标号121的箭头所指示。 如果所需的页不存在于存储器130中，那么可发生页错误，且可向操作系统通知异常。一旦更新上级TLB 115， TLB管理软件就可促使TLB控制器140重复TLB参考过程。 具有在TLB (IIO和115)两者中初始产生未命中的虚拟地址的指令可被重新获取，且可 在下级TLB 110开始再次从头执行TLB参考过程。如果未更新下级TLB IIO，且仅以从页表120检索到的地址翻译信息对上级TLB 120 进行更新，那么在后续TLB参考过程中在下部TLB 110中将发生TLB未命中。因此， 对上级TLB 115的搜索将是必要的，以便检索所需的地址翻译信息。不合意的等待时间 将与下级TLB 110中的未命中相关联，且与所引起的对上部TLB 115的搜索相关联。在地址翻译系统100的所说明实施例中，TLB控制器140包含软件，所述软件促使 TLB控制器140使用从页表120检索到的地址翻译信息来更新下级TLB 110和上级TLB 115两者。特定来说，TLB控制器140中的软件促使将从页表120检索到的地址翻译信 息在单一TLB写入指令后写入到两级TLB中。图2中，对下级TLB IIO的更新由标有 参考标号119的箭头指示。在所说明实施例中，TLB控制器140经配置以每当对上级TLB 115的更新121发生时便允许对下级TLB 110的更新。作为更新下级TLB IIO以及上级TLB 115的结果，当第二次尝试存取第一级TLB 110 时，即在含有虚拟地址(在对TLB的初始存取期间在两级TLB中未命中)的指令被重新 获取之后，现在可导致TLB命中而不是TLB未命中。以此方式，可省去对上级TLB115 执行另一搜索的需要。而且，可消除与第二 (重复)TLB参考过程期间下级TLB IIO中 的未命中相关联以及与所引起的对上级TLB 120的搜索相关联的等待时间。如图2中说明，TLB控制器140可包含具有配置位145的控制寄存器143。配置位 145可控制是否应执行TLB写入操作(由参考标号121指示)。配置位145也可选择单一 TLB写入操作应对哪级TLB执行，以便用从页表检索的地址翻译信息来更新选定级TLB。在TLB控制器140的另一实施例(未图示)中，可由正从页表写入的值来控制对所 检索的地址翻译信息所写入到的TLB级的选择。换句话说，从页表检索的值除了所需的 地址翻译信息以外还可包含与针对所检索的地址翻译信息的TLB写入操作将对其执行的 TLB级的选择有关的信息。TLB控制器140可含有其中存储有计算机可读指令的计算机可读媒体。这些计算机 可读指令在由处理器读取和执行时可促使处理器存取物理存储器130中的页表120，以 检索针对从下级TLB IIO和上级TLB 115两者产生TLB未命中的虚拟地址的地址翻译信 息。计算机可读指令可促使处理器响应于单一TLB写入指令而将从页表120检索到的地 址翻译信息写入下级TLB 110和上级TLB 115两者中，进而更新两级TLB。TLB控制器140可包含具有配置位145的控制寄存器143。计算机可读媒体在其中 可存储有额外的计算机可读指令，所述计算机可读指令在由处理器读取和实施时可促使 配置位145确定将所检索的地址翻译信息写入下级TLB和上级TLB中的TLB写入操作 是否应发生。计算机可读媒体在其中可存储有额外的计算机可读指令，所述计算机可读指令在由 处理器读取和实施时可促使配置位145从处理器内的多级TLB中选择在单一 TLB写入指 令后将进行更新的两级或两级以上TLB,换句话说，这些额外的计算机可读指令可促使配置位选择从页表检索的地址翻译信息在单一 TLB写入指令后应被写入到的那些级 TLB。计算机可读媒体在其中可存储有额外的计算机可读指令，所述计算机可读指令在由 处理器读取和实施时可促使处理器从自页表检索到的地址翻译信息读取额外信息，所述额外信息与对在单一TLB写入指令后将进行更新的两级或两级以上TLB的选择有关。换 句话说，这些额外的计算机可读指令在由处理器读取和实施时可促使处理器从所检索的 地址翻译信息本身读取对所检索的地址翻译信息应被写入到的TLB级的选择。计算机可读媒体在其中可存储有额外的计算机可读指令，所述计算机可读指令在由 处理器读取和实施时可促使处理器初始存取下级TLB 110以搜索针对所需虚拟地址的地 址翻译信息，且如果针对所需虚拟地址的地址翻译信息从下级TLB 110未命中，即如果 所需虚拟地址在呈现到下级TLB 110时产生TLB未命中，那么存取并搜索上级TLB 115。额外的计算机可读指令可进一步促使处理器如果针对所需虚拟地址的地址翻译信息从上 级TLB115未命中，即如果所需虚拟地址在呈现到上级TLB 115时产生TLB未命中，那 么存取物理存储器130中的页表120以检索所述地址翻译信息。尽管图2所说明的地址翻译系统100的实施例仅展示两级TLB，但地址翻译系统的 其它实施例(未图示)可包含两级以上TLB。这些地址翻译系统可包含多级TLB，每一 级TLB包含可存储针对虚拟地址的地址翻译信息的TLB条目。这些地址翻译系统中的 TLB控制器可经配置以从最下级TLB开始逐渐到最上级TLB依次存取多级TLB中的每 一者。TLB控制器可经配置以如果针对所需虚拟地址的地址翻译信息在所有所述多级 TLB中未命中，那么存取物理存储器中的页表，且从物理存储器中的页表检索针对所需 虚拟地址的地址翻译信息。TLB控制器可进一步经配置以用已从物理存储器中的页表检 索到的地址翻译信息来更新所有所述多级TLB。图3是更新一级以上TLB的方法300的流程图。方法300在步骤302中开始。在步 骤304中，可获取指令以使得指令的执行可开始。在步骤306中，可针对获取的指令产 生虚拟地址。在步骤308中，TLB控制器可存取下级TLB以在下级TLB中搜索针对步 骤306中所产生的虚拟地址的地址翻译信息。如果地址翻译信息不存在于下级TLB中， 那么在步骤309中，TLB控制器可从下级TLB中检索地址翻译信息。如果所需地址翻译 信息不存在于下级TLB中，那么可能发生TLB未命中。TLB控制器可接收来自下级TLB 的TLB未命中的指示，即接收"TLB未命中"信号。TLB控制器接着可在步骤310中进 行到检査上级TLB以确定所需条目是否存在于上级TLB中。如果所需地址翻译信息存在于上级TLB中，那么在步骤311中，TLB控制器可从上 级TLB检索地址翻译信息。如果所需地址翻译信息不存在于上级TLB中，那么在上级 TLB中可能发生TLB未命中。TLB控制器可接收来自上级TLB的TLB未命中的指示， 即接收来自上级TLB的"TLB未命中"信号。在步骤312中，TLB控制器接着可进行到 存取物理存储器以在页表中搜索所需条目，如果在页表中找到所需地址翻译信息，那么 在步骤314中，TLB控制器可从页表检索所述信息。如果在页表中没有找到所需地址翻 译信息，那么在步骤313中，TLB控制器可促使发生页错误。在步骤314中TLB控制器从页表检索所需条目之后，在步骤316中TLB控制器可通 过执行单一TLB写入指令将地址翻译信息(从页表检索)写入下级TLB和上级TLB两 者中。换句话说，TLB控制器可通过执行单一TLB写入指令来更新两级TLB。接着可从 步骤318开始再次执行TLB参考过程，在所述步骤318中可重新获取指令。在步骤320 中，可再次存取下级TLB。此时，由于已经用从页表检索到的地址翻译信息更新下级TLB, 因此可发生TLB命中。在步骤322中，TLB控制器可从下级TLB检索所需地址翻译信 息。方法300可包含读取TLB控制器中的配置位以确定应使用单一 TLB写入指令更新哪 级TLB的动作(未图示)。方法300可包含读取从页表检索到的值以确定应使用单一 TLB 写入指令更新哪级TLB的动作(未图示)。尽管图3所说明的方法仅展示两级TLB (即，下级TLB和上级TLB)，但更新TLB 的其它方法可包含两级以上TLB。概括来说，已描述一种用于消除与在指令重新获取期间下级TLB中发生的未命中相 关联的等待时间的系统和方法，所述未命中是因为当更新上级TLB时下级TLB未被更新 而引起。下级TLB中的未命中要求上级TLB中的搜索，其导致额外的等待时间。通过在 更新上级TLB的同时更新下级TLB,后续对下级TLB的参考产生命中而不是未命中， 从而省去了从上级TLB获得条目的需要。提供对所揭示实施例的先前描述以使所属领域的技术人员能够制作或使用上述方法 和系统。所属领域的技术人员将容易明白对这些实施例的各种修改，且在不脱离所描述 内容的精神或范围的情况下，可将本文定义的一般原理应用于其它实施例。因此，不希 望上述方法和系统被限于本文所示的实施例，而是赋予其与权利要求书一致的完整范围， 其中以单数形式对元件的参考不希望表示"一个且仅一个"(除非具体规定如此)，而是 希望表示"一个或一个以上"。整个本发明中所描述的所属领域的技术人员已知或稍后获10知的各种实施例的元件的所有结构和功能等效物明确以引用方式并入本文中，且希望由 权利要求书涵盖。而且，本文所揭示的任何内容均不希望公之于众，无论所述揭示内容 是否在权利要求书中明确陈述。除非使用术语"用于...的装置"对权利要求要素明确加 以陈述，或在方法项的情况下使用术语"用于...的步骤"对所述要素加以陈述，否则不 应根据35 U.S.C. §112第六节来解释任何权利要求要素。
权利要求
1.一种其中存储有计算机可读指令的计算机可读媒体，其中所述指令在由处理器读取和实施时促使所述处理器存取物理存储器以检索针对虚拟地址的地址翻译信息，所述虚拟地址针对下级TLB和上级TLB两者产生TLB未命中信号；以及使用单一TLB写入指令，通过将从所述存储器检索到的所述地址翻译信息写入所述下级TLB和所述上级TLB两者中来更新所述下级TLB和所述上级TLB两者。
2. 根据权利要求l所述的计算机可读媒体，其中所述计算机可读媒体在其中存储有用 于所述处理器的进一步的计算机可读指令，且其中所述进一步的指令在由所述处理 器读取和实施时促使所述处理器初始存取所述下级TLB以搜索针对虚拟地址的地 址翻译信息，如果所述虚拟地址从所述下级TLB产生TLB未命中，那么存取并搜 索上级TLB，且如果所述虚拟地址从所述上级TLB产生TLB未命中，那么存取所 述物理存储器中的页表以检索针对所述所需虚拟地址的所述地址翻译信息。
3. 根据权利要求1所述的计算机可读媒体，其中所述处理器包含具有配置位的控制寄 存器，其中所述计算机可读媒体在其中存储有用于所述处理器的进一步的计算机可 读指令，且其中所述进一步的指令在由所述处理器读取和实施时促使所述配置位确 定所述检索的地址翻译信息的TLB写入操作是否应发生。
4. 根据权利要求3所述的计算机可读媒体，其中所述处理器包含多级TLB，且其中所 述进一步的指令在由所述处理器读取和实施时促使所述配置位从所述多级TLB中 选择将响应于所述单一 TLB写入指令而更新的所述下级TLB和所述上级TLB。
5. 根据权利要求l所述的计算机可读媒体，其中所述处理器包含多级TLB，其中所述 计算机可读媒体在其中存储有用于所述处理器的进一步的计算机可读指令，且其中 所述进一步的指令在由所述处理器读取和实施时促使所述处理器使用从所述存储 器检索到的所述地址翻译信息来从所述多级TLB中选择将响应于所述单一 TLB写 入指令而更新的所述下级TLB和所述上级TLB。
6. —种更新一个级以上TLB的方法，所述方法包括存取存储器以检索针对虚拟地址的地址翻译信息；以及使用单一 TLB写入操作，通过将从所述存储器检索到的所述地址翻译信息写入下 级TLB和上级TLB两者中来更新所述下级TLB和所述上级TLB两者。
7. 根据权利要求6所述的方法，其进一步包括从所述下级TLB和从所述上级TLB接 收针对虚拟地址的TLB未命中的指示的动作。
8. 根据权利要求5所述的方法，其进一步包括存取所述下级TLB和所述上级TLB以 搜索针对所述虚拟地址的地址翻译信息的动作，所述地址翻译信息允许将所述虚拟 地址翻译为物理地址。
9. 根据权利要求6所述的方法，其中所述存储器经配置以将数据存储在多个页中，其 中所述存储器含有经配置以存储关于所述存储器内所述多个页中每一页的位置的 信息的页表，且其中所述存取所述存储器以检索所述地址翻译信息的动作包括从所 述页表检索所述地址翻译信息。
10. —种设备，其包括存储器；下级翻译旁视缓冲器(TLB)和上级TLB,所述下级TLB和所述上级TLB经配 置以存储多个条目，所述条目中的每一者含有允许将虚拟地址翻译为相应物理地址 的地址翻译信息；以及TLB控制器，其经配置以如果所需虚拟地址从所述下级TLB和从所述上级TLB 产生TLB未命中，那么从所述存储器检索针对所述所需虚拟地址的地址翻译信息， 所述TLB控制器进一步经配置以使用单一 TLB写入指令，通过将从所述存储器检 索到的所述地址翻译信息写入所述下级TLB和所述上级TLB两者中来更新所述下 级TLB和所述上级TLB两者。
11. 根据权利要求10所述的设备，其中所述存储器经配置以将数据存储在多个页中， 且其中所述存储器含有经配置以存储关于所述存储器内所述多个页中每一页的位置的信息的页表。
12. 根据权利要求10所述的设备，其中所述TLB控制器进一步经配置以初始存取所述 下级TLB以搜索所述所需地址翻译信息，如果所述所需翻译信息从所述下级TLB 未命中，那么存取并搜索所述上级TLB，且如果所述所需地址翻译信息从所述上级 TLB未命中，那么存取所述存储器以检索所述所需地址翻译信息。
13. 根据权利要求IO所述的设备，其中所述TLB控制器包括具有配置位的控制寄存器， 且其中所述配置位经配置以从多级TLB中选择将使用单一 TLB写入指令而更新的 所述下级TLB和所述上级TLB。
全文摘要
一种设备包含经配置以存储数据的存储器、下级TLB、上级TLB以及TLB控制器。所述下级TLB和所述上级TLB经配置以存储多个条目，所述条目中的每一者含有允许将虚拟地址翻译为相应物理地址的地址翻译信息。如果所需虚拟地址从所述下级TLB和从所述上级TLB产生TLB未命中，那么所述TLB控制器从所述存储器中的页表检索针对所述所需虚拟地址的地址翻译信息，使用单一TLB写入指令，所述TLB控制器通过将从所述页表检索到的所述地址翻译信息写入所述下级TLB以及所述上级TLB中来更新所述下级TLB和所述上级TLB两者。
文档编号G06F12/10GK101326499SQ200680046048
公开日2008年12月17日 申请日期2006年10月20日 优先权日2005年10月20日
发明者托马斯·安德鲁·萨托里乌斯, 杰弗里·托德·布里奇斯, 维克托·罗伯茨·奥格斯堡, 詹姆斯·诺里斯·迪芬德尔费尔 申请人:高通股份有限公司