专利名称：多微处理器系统及其监控方法
技术领域：
本发明是有关于 一 种微处理器系统及其监控方法，且特别是有 关于一种多微处理器系统及其监控方法。
背景技术：
微处理器(microprocessor)具备了运算、逻辑处理以及控制周 边电路等功能。将微处理器应用于电子产品后，使得人机介面之操 作便利性提高。举例来说，电视、录放影机、影音播放机的内部即 配置有微处理器，以控制整个系统之操作。
微处理器的发展过程中，早期为低阶的8位微处理器，例如是 Intel 8 05 1 。随着科技演进，16位及3 2位的高阶微处理器亦相继 地耀然问世，使得微处理器应用范围更为普及与广泛，举凡玩具、 家电、汽车及消费性电子产品等等，皆可窺视其技术应用之一隅。
不过，于多元化的应用环境下，微处理器的技术除了需具备效 能快速、应用广泛之外，微处理器尚需具有持续且稳定地工作于操 作系统下之特性，方能提高系统的效能。因此，如何提高微处理器 的工作稳定度，乃业界所致力之方向之一。
发明内容
本发明关于 一种多微处理器系统及其监控方法，通过一 第二微 处理器监视一第 一微处理器的状态，以提升第 一微处理器的工作稳 定度，并增进系统效能。
根据本发明之一技术态样，提出一种多微处理器系统，包括一 第 一微处理器及一第二微处理器。第二微处理器耦接至第 一微处理 器，用以监视该第一微处理器。第二微处理器于进行监视第一微处 理器时，传送一检测信号至第一微处理器，并于等待一预定时间后， 根据第一微处理器的反应，判断第一微处理器的状态。样，提出 一种多微处理器系统的监控 方法。多微处理器系统包括一第一微处理器及一第二微处理器。第 二微处理器系耦接至第一微处理器。监控方法包括下列步骤由第
二微处理器传送一检测信号至第 一微处理器；以及于等待一预定时 间后，由第二微处理器根据第一微处理器的反应，判断第一微处理 器的状态。
图1示出依照本发明的第一实施例的多微处理器系统的方块图。
图2示出依照本发明的第二实施例的多微处理器系统的方块图。
第一元件符号说明
100、 2 00:多樣史处理器系统
102、 2 02:第一微处理器
104、 2 04:第二微处理器
106、 206:储存装置
2 08:第三微处理器
具体实施例方式
为让本发明的上述内容能更明显易懂，下文特举 一 优选实施 例，并配合附图，作详细说明如下
本发明实施例的多微处理器系统，包括一第一微处理器及一第 二微处理器。第二微处理器耦接至第一微处理器，用以监视该第一 微处理器。第二微处理器于进行监视第一微处理器时，传送一检测 信号至第一微处理器，并于等待一预定时间后，根据第一微处理器 的反应，判断第一微处理器的状态。由此多个实施例说明本发明的 多微处理器系统如下。
第 一 实施例
请参照图1，其绘示依照本发明之第一实施例的多微处理器系
6统的方块图。多微处理器系统100包括第 一微处理器102、第二微
处理器104及储存装置106。第二微处理器104耦接至第 一微处理 器102，用以监视第 一微处理器102。
第二微处理器104传送一检测信号D至第一微处理器102,并 于等待一预定时间后，根据第一微处理器102的反应，判断第一微 处理器102的状态。若于该预定时间后，第二微处理器104未收到 来自第一微处理器102的一应答信号R，第二微处理器104判断第 一微处理器102为停机状态或是忙碌状态。同时，若于一段时间之 后，第二微处理器104未收到来自第一微处理器102之应答信号R， 第二微处理器104可再一次传送此检测信号D至第一微处理器102。
优选地，第二微处理器104系根据第一微处理器102的寄存器 IIO的数据，判断第一微处理器102为停机状态或是忙碌状态。寄 存器110中例如储存着第一微处理器102的工作数据，此工作数据 为第一微处理器102目前正在执行的工作或是待执行的工作，通过 分析寄存器110中所储存的工作数据，可得知第一微处理器102目 前所处的状态，例如是停机状态、忙碌状态、正常操作状态或其他 特殊状态。第二微处理器104通过读取寄存器110的数据后，即可 根据寄存器110的数据来判断第一微处理器102目前的状态。
若第二微处理器104判断出第一微处理器104为停机状态，第 二微处理器104将判断是否要重置或重新启动第一微处理器102。
另一种实施方式是，若于上述之预定时间后，第二微处理器 104未收到来自第 一微处理器102之应答信号R，则第二微处理器 104重置或重新启动第一微处理器104。
若要重置或重新启动第一微处理器102，则第二微处理器104 于重置或重新启动第 一微处理器102前，将储存于第一微处理器 102中的至少一设定值复制至储存装置106中。然后，再重置或重 新启动第一微处理器102。第二微处理器104并于重置或重新启动 第一微处理器102时，将储存装置106所储存之此至少一设定值载 入第一微处理器102中。
上述的设定值例如包括使用者设定值。通过先复制此至少 一 设 定值于储存装置106中，并将此至少一设定值重新载入第一微处理
7器102，可以让第一微处理器102于被重置或重新启动之后，储存 着与被重置或重新启动之前相同的设定值。如此，可使第一孩吏处理 器102被重置或重新设定之后，整个系统可以恢复成第一微处理器 102停机前使用者所设定的状态，而让使用者不会察觉到曾有停机 之状况发生，而能顺利地继续使用此系统。此外，此设定值亦可包 括第一微处理器102停机前，第一微处理器102所执行之程序之变 数的内容值。重新载入变数的内容值亦可使第一微处理器102快速 地恢复成停机前的工作状态，继续完成原先未完成的工作。
此外，若第一微处理器102的状态为忙碌状态时，第二微处理 器104更对第一微处理器102进行一负载减轻的动作。举例来说， 当第一微处理器102之使用率超过某一临界值，第一微处理器102 的状态为忙碌状态时，第二微处理器104可通过使第一微处理器 102的部分工作(task)改由第二微处理器104来执行，或取消第一 微处理器102的部分工作，以减轻第一微处理器102的负载。
兹将本实施例的微处理器系统，与传统的微处理器系统之重置 或重新启动的方式比较如下。在传统的仅使用 一 个微处理器的系统 中，于微处理器停机之后，必需先将整个微处理器之硬体重置，然 后再系通过孰带式载入器(boo t 1 oade r)将微处理器所要执行的程 序码载入，以完成重置或重新启动的程序，然，此种重置或重新启 动的方式会造成使用者设定值或原先工作内容的遗失。
而于本实施例中，假设第 一微处理器102的微处理器程序码 (micro code)储存于储存装置106或是另 一个储存装置(未绘示) 中，例如是储存于快闪存储器中。此微处理器程序码是第一微处理 器102正常操作时所要执行的程序码。当第二微处理器104重置或 重新启动第一微处理器102时，利用直接存储器存取(Direct Memory Access, DMA)的方式，将第 一 微处理器1 0 2的微处理器程 序码直接从储存装置106或是另 一个储存装置，载入至第一微处理 器102中。亦即，本实施例系由第二微处理器104来将微处理器程 序码载入第一微处理器102，以完成重置或重新启动之程序。如此， 可以减少第一微处理器102重置或重新启动所花费的时间。
上述储存装置106例如是快闪存储器(flash memory)或是可擦Programmable Read Only Me隨y， EPROM),然亦不限制于此，储存装置106亦可为其他类型的存储器。 由于快闪存储器与EPROM能在电源停止供应时，仍维持所储存的数 据不变。因此，即使电源遭到有意或无意的移除时，第一微处理器 102仍能回复先前所设定的数据，以提高使用者使用上的便利性。
第一微处理器102与第二微处理器104例如是使用寄存器(未 绘示)的信箱(ma i 1 box)作为信号传递的介质。本实施例亦可通过中 断(interrupt)服务程序来达成第一微处理器102及第二微处理器 104之间的信号传递。此外，第一微处理器102例如为一高阶的微 处理器，用以执行一操作系统(operating system);而第二微处理 器104则例如为一低阶的微处理器，然本发明亦不限制于此。举例 来说，第一微处理器102例如是32位的微处理器，而第二微处理 器则例如8位之8051单晶片。
本实施例的多微处理器系统可应用于使用两个以上的微处理 器的电子装置中，例如是数字电视、多媒体播放器、手持式电子装 置。
在一优选实施例中，第二微处理器104每隔一段间隔时间即传 送一次检测信号D至第一微控制102。由此可知，第二微处理器IO4 系持续地对第一微处理器102进行监控，也就是说，于第二微处理 器系随时检测第一微处理器102的状态。因此，若第一微处理器 102发生停机或忙碌的状况时，第二微处理器104能即时得知，并 立即重置或重新启动第一微处理器102，以恢复停机前的状态，或 是降低第一微处理器102的负载，故能提升多微处理器系统100的 稳定度与效能。
第二实施例
请参照图2，其绘示依照本发明的第二实施例的多微处理器系 统的方块图。多微处理器系统2 00包括第一微处理器2 02 、第二微 处理器2 04 、第三微处理器2 08及储存装置2 06 。第二微处理器2 04 耦接至第一微处理器2 02，用以监视第一微处理器20乙
与第一实施例不同的是，若第二微处理器2 04判断出第一微处
9理器2 04为忙碌状态时，第二微处理器2 04将使第一微处理器202 的部分工作改由第三微处理器2 08来执行，以对第一微处理器2 02 进行负载减轻的动作。
例如，第二微处理器2 04控制第一微处理器2 02,使其停止所 执行之多个工作中的至少部分的工作。然后，第三微处理器2 08于 第二微处理器2 04的控制下，执行第一微处理器2 02所停止执行的 工作，以减轻第一微处理器2 02的负载。如此，通过减轻第一微处 理器2 02的负载，不仅能提高多微处理器系统2 00的执行效率，更 能进一步地提高系统2 00的稳定度。
本发明上述实施例所揭露的多微处理器系统，通过使第二微处 理器持续地对第 一微处理器进行监视，来随时检测第 一微处理器状 态。若第一微处理器发生停机的状况时，能立即重置或重新启动第 一微处理器，故能提升多微处理器系统的稳定度。此外，若第一微 处理器为忙碌状态，则可减轻第一微处理器的负载，以更可有效地 提高多微处理器系统的执行效率。另外，通过储存设定值于储存装 置中，能使重置或重新启动后的第一微处理器恢复停机前的状态， 以提高使用者使用上的便利性。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限 定本发明。本领域的技术人员，在不脱离本发明的精神和范围内， 当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权 利要求所界定者为准。
权利要求
1. 一种多微处理器系统，包括一第一微处理器；以及一第二微处理器，耦接至该第一微处理器，用以监视该第一微处理器；其中，该第二微处理器于进行监视该第一微处理器时，传送一检测信号至该第一微处理器，并于等待一预定时间后，根据该第一微处理器的反应，判断该第一微处理器的状态。
2. 如权利要求1所述的多微处理器系统，其中若于该预定时 间后，该第二微处理器未收到来自该第一微处理器的一应答信号， 该第二微处理器更用以判断该第 一微处理器为停机状态或是忙碌 状态。
3. 如权利要求2所述的多微处理器系统，其中该第二微处理 器根据该第 一微处理器的 一寄存器的数据判断该第 一微处理器为 停机状态或是忙碌状态。
4. 如权利要求2所述的多微处理器系统，其中若该第一微处 理器的状态为忙碌状态时，该第二微处理器更用以对该第 一微处理 器进行一负载减轻的动作。
5. 如权利要求2所述的多微处理器系统，更包括 至少一第三微处理器，耦接至该第二微处理器；其中，当该第一微处理器为忙碌状态时，该第二微处理器更用 以使该第 一微处理器的部分工作改由该第三微处理器来执行。
6. 如权利要求1所述的多微处理器系统，其中若于该预定时 间后，该第二微处理器未收到来自该第一微处理器的一应答信号， 该第二微处理器重置或重新启动该第 一微处理器。
7. 如权利要求6所述的多微处理器系统，更包括 一储存装置，耦接至该第二微处理器；其中，该第二微处理器于重置或重新启动该第一微处理器前， 将储存于该第 一 微处理器中的至少 一 设定值复制至该储存装置中， 并于重置或重新启动该第 一微处理器时，将该储存装置所储存之该至少一设定值载入该第一微处理器中。
8. 如权利要求1所述的多微处理器系统，其中若于该预定时 间后，该第二微处理器未收到来自该第 一微处理器的 一应答信号， 该第二微处理器再传送一次该检测信号至该第 一微处理器。
9. 一种多微处理器系统之监控方法，该多微处理器系统包括 一第 一微处理器及一 第二微处理器，该第二微处理器系耦接至该第一微处理器，该监控方法包括由该第二微处理器传送一检测信号至该第 一微处理器；以及 于等待一预定时间后，由该第二微处理器根据该第 一微处理器的反应，判断该第一微处理器的状态。
10. 如权利要求9所述的方法，其中该方法更包括 若于该预定时间后，该第二微处理器未收到来自该第一微处理器的 一应答信号，由该第二微处理器判断该第 一微处理器为停机状是忙石录4犬态。
11. 如权利要求10所述的方法，其中该第二微处理器根据该第 一微处理器的 一 寄存器的数据判断该第 一微处理器为停机状态 或是忙碌状态。
12. 如权利要求1 0所述的方法，该方法更包括若该第 一微处理器的状态为忙碌状态时，由该第二微处理器对 该第一微处理器进行一负载减轻的动作。
13. 如权利要求10所述的方法，其中该多微处理器系统更包 括至少 一 第三微处理器耦接至该第二微处理器，该方法更包括当该第 一微处理器为忙碌状态时，由该第二微处理器使该第一 微处理器的部分工作改由该第三微处理器来执行。
14. 如权利要求9所述的方法，该方法更包括若于该预定时间后，该第二微处理器未收到来自该第 一 微处理 器的 一应答信号，由该第二微处理器重置或重新启动该第 一微处理 器。
15. 如权利要求14所述的方法，其中该多微处理器系统更包括一储存装置，耦接至该第二微处理器，该方法更包括于该第二微处理器重置或重新启动该第 一 微处理器前，由该第二微处理器将储存于该第 一 微处理器中的至少 一 设定值复制至该 储存装置中，并于重置或重新启动该第一微处理器时，将该储存装 置所储存之该至少一设定值载入该第一微处理器中。
16.如权利要求9所述的方法，该方法更包括若于该预定时间后，该第二微处理器未收到来自该第一微处理 器的一应答信号，该第二微处理器再传送一次该检测信号至该第一 微处理器。
全文摘要
一种多微处理器系统，包括第一微处理器及第二微处理器。第二微处理器耦接至第一微处理器，用以监视该第一微处理器。第二微处理器于进行监视第一微处理器时，传送一检测信号至第一微处理器，并于等待一预定时间后，根据第一微处理器的反应，判断第一微处理器的状态。
文档编号G06F11/30GK101510169SQ20081008090
公开日2009年8月19日 申请日期2008年2月15日 优先权日2008年2月15日
发明者董维钧 申请人:晨星半导体股份有限公司