专利名称：一种基于fpga实现ata接口信号捕获装置的制作方法
技术领域：
本实用新型涉及一种ATA接口信号捕获装置，具体涉及一种基于FPGA实现 ATA接口信号捕获装置。
背景技术：
ATA接口 (Advanced Technology Attachment)也口L] IDE (Integrated Drive Electronics)接口，它的本意是指把控制器与盘体集成在一起的硬盘驱动器。 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列， 它是在PAL、 GAL、 EPLD等可编程器件的基础上进一步发展的产物。
用户在开发ATA接口设备时，采集到的是时序数据，这种时序数据起初是 很难识别的，只有按照ATA协议通过FPGA把时序数据转换成用户可以识别的图 形和报表，目前公知的使用通用逻辑分析仪，采集ATA接口信号并以时序波形 的形式显示，现阶段主要表现为逻辑分析仪仅给出ATA接口信号的时序关系， 没有ATA接口信号的逻辑和ATA协议关系。需要开发工程师自己分析，效率低， 确定异常点慢。事实上时序数据的量是非常庞大的，因此时序数据的识别也十 分麻烦，这给用户在开发ATA接口设备时带来不便。 发明内容
本实用新型的目的在于提供了一种基于FPGA实现ATA接口信号捕获装置，其 解决了背景技术中时序数据识别麻烦的技术问题。 本实用新型的技术解决方案是
一种基于FPGA实现ATA接口信号捕获装置，包括FPGA采集装置，所述FPGA 采集装置包括一 PLB总线，其特殊之处在于所述FPGA采集装置还包括通过 PLB总线连接的USB接口、 ATA接口、 RAM内存以及处理器；所述FPGA采集装置 通过USB接口与上位计算机连接，并通过PLB总线实现USB接口 、 ATA接口 、 RAM
3内存以及处理器的信息交换；所述ATA接口是采集用户需要的时序数据的接口。 上述处理器为PowerPC440处理器。 上述RAM内存为FPGA内嵌RAM。 上述USB接口实现为FPAG内部USB IP核。 上述上位机负责显示用户需要的数据。
上述显示用户需要的数据的形式包括命令序列、状态列表、数据快窗口、 时序波形窗口以及命令报表。
本实用新型是一种用户在开发ATA接口设备时的辅助工具设备，其使时序数 据识别更直观、简单，为用户在开发ATA接口设备时带来便利。本实用新型应用 领域为ATA接口开发过程对ATA信号分析阶段，使用方法是将用户ATA接口与ATA 接口信号捕获装置的ATA接口并联，运行应用软件，设置参数，开始采集数据， 同时应用软件显示ATA命令序列、状态列表、数据块窗口、时序波形窗口和命令 报表。
图l为本实用新型原理框图2为本实用新型ATA接口信号捕获装置FPGA内部实现结构示意图；具体实施方式
参见图l， 一种实现ATA接口信号捕获及ATA协议分析的装置，包括上位机软 件、电源以及FPGA采集装置，FPGA采集装置包括一PLB总线，FPGA采集装置还 包括通过PLB总线连接的USB接口、 ATA接口、 RAM内存以及处理器；FPGA采集装 置通过USB接口与上位计算机连接，并通过PLB总线实现USB接口、 ATA接口、 RAM 内存以及处理器的信息交换；ATA接口是采集用户需要的时序数据的接口，处 理器为PowerPC440处理器，RAM内存为FPGA内嵌RAM， USB接口实现为FPAG内部 USB IP核。
其中ATA接口与用户目标板上的ATA接口并联，把用户想要测试的信号连接到ATA接口信号捕获装置。
上位机软件运行，用户设置工作模式、触发条件、配置内存、把配置参数
通过USB接口发给ATA接口信号捕获装置。
USB接口完成PC机与ATA接口信号捕获装置之间的通信。
处理器负责ATA接口信号捕获装置的管理工作，同时负责将上位机软件发
来的参数转发给FPGA采集模块。
FPGA采集模块负责按参数要求把ATA接口信号采集下来并保存到ATA接口
信号捕获装置的内存中，当处理器读数据时把内存中的数据读出。 RAM内存是用于临时保存釆集到的数据。
参见图2，上位机软件是整个装置工作的发起者，首先运行上位机软件，设 置工作模式和触发条件，其次将工作模式和触发条件参数通过USB下载到ATA 接口信号捕获装置，当处理器接收到参数并解析参数，发控制FPGA采集模块工 作模式和触发条件的参数，FPGA采集模块接收到参数后，按照工作模式和触发 条件开始釆集数据，同时把采集的数据按照ATA协议转化成ATA协议动作的状 态放到内存中，直到内存放满停止釆集，发命令通知上位机软件读数据，上位 机软件收到命令开始读数据并以文件的形式保存，等数据读完后上位机软件开 始用户要求的形式显示出来。同时对不符合协议的地方用不同的颜色显示。
其中工作模式分为时序模式和状态模式，时序模式是在满足触发条件后定 时采集信号，定时长度为4ns，状态模式是在满足触发条件后信号状态发生变化 时采集，没有状态变化时记录时间，并把时间作为数据保存下来。
触发条件分为ATA命令触发、ATA中断触发、ATA数据定值触发。ATA命 令触发是当ATA接口上发生指定的命令时开始采集数据。ATA中断触发是当ATA 接口中断信号有效是开始采集数。ATA数据定值触发是当ATA接口数据线发生指 定的数值是开始采集数据。
显示窗口分为ATA命令序列窗口、状态列表窗口、数据块窗口、时序波 形窗口和命令报表。其中ATA命令序列窗口按顺序显示从采集开始到采集结束所 有的ATA命令，同时显示ATA命令执行的序号，ATA命令执行的时间，ATA命令执行的功能，ATA命令执行所选择的驱动器(主驱动器或从驱动器)，ATA命令执行 的工作模式(LBA或CHS)。状态列表窗口按顺序显示从采集开始到釆集结束所有 的ATA执行状态，同时显示ATA执行状态的序号，ATA执行状态的时间，ATA执行 状态的功能，ATA执行状态所操作的地址，ATA执行状态所操作的数据，ATA执行 状态的描述。数据块窗口显示只针对有数据传输的ATA命令，该窗口显示ATA命 令读或写的所有数据。时序波形窗口是以时序波形的形式显示从采集开始到采 集结束所有的ATA执行状态。命令报表窗口显示了跟踪数据的概况，可以清楚的 区分出不同的类型的事件，指令用蓝色标记，错误用红色标记，有效载荷数据 用绿色来标记。
权利要求1.一种基于FPGA实现ATA接口信号捕获装置，包括FPGA采集装置，所述FPGA采集装置包括一PLB总线，其特征在于所述FPGA采集装置还包括通过PLB总线连接的USB接口、ATA接口、RAM内存以及处理器；所述FPGA采集装置通过USB接口与上位计算机连接，并通过PLB总线实现USB接口、ATA接口、RAM内存以及处理器的信息交换；所述ATA接口是采集用户需要的时序数据的接口。
2. 根据权利要求1所述基于FPGA实现ATA接口信号捕获装置，其特征在于 所述处理器为PowerPC440处理器。
3. 根据权利要求1所述基于FPGA实现ATA接口信号捕获装置，其特征在于 所述RAM内存为FPGA内嵌RAM。
4. 根据权利要求1所述基于FPGA实现ATA接口信号捕获装置，其特征在于 所述USB接口实现为FPAG内部USB IP核。
5. 根据权利要求1 4任一所述基于FPGA实现ATA接口信号捕获装置，其 特征在于所述上位机负责显示用户需要的数据。
6. 根据权利要求5所述基于FPGA实现ATA接口信号捕获装置，其特征在于 所述显示用户需要的数据的形式包括命令序列、状态列表、数据快窗口、时序 波形窗口以及命令报表。
专利摘要一种基于FPGA实现ATA接口信号捕获装置，包括FPGA采集装置，所述FPGA采集装置包括一PLB总线，其特征在于所述FPGA采集装置还包括通过PLB总线连接的USB接口、ATA接口、RAM内存以及处理器；所述FPGA采集装置通过USB接口与上位计算机连接，并通过PLB总线实现USB接口、ATA接口、RAM内存以及处理器的信息交换；所述ATA接口是采集用户需要的时序数据的接口。本实用新型解决了背景技术中时序数据识别麻烦的技术问题。具有使时序数据识别更直观、简单，为用户在开发ATA接口设备时带来便利的优点。
文档编号G06F13/38GK201278146SQ20082022223
公开日2009年7月22日 申请日期2008年10月31日 优先权日2008年10月31日
发明者王永强 申请人:西安奇维测控科技有限公司