专利名称：Cpu电力输送系统的制作方法
技术领域：
本发明涉及计算机系统；更特别地，本发明设计向中央处理单元 (CPU)进行电力传送。
背景技术：
集成电路部件，比如中央处理单元(CPU)通常由位于远程位置处 比如CPU母板上的稳压器模块(VRM)供电。母板稳压器模块(VRM)通 常将单个电源电压(Vcc)提供给多个CPU内核、緩冲器和输入/输出 U/0)部件。这是由于电力输送系统在板子、插座和封装上没有足够 的区域来将独立的供电电压输送到多个内核、緩冲器和I/0部件。
通过举例和不限于附图来说明本发明，在附图中相同的参考标记 标识类似的元件，并且其中
图l是计算机系统的一个实施例的框图； 图2是CPU小片的一个实施例； 图3是稳压器小片的一个实施例；和 图4是CPU的一个实施例。
具体实施例方式
根据一个实施例，描述用于CPU的电力输送系统。在本发明的下面详细描述中，许多具体细节被叙述以便提供对本发明的完全了解。但 是，对于本领域技术人员来说清楚的是，本发明可在没有这些具体细 节的情况下实施。在其它示例中，已知的结构和设备以框图的形式示 出，而不是详细地示出，以便避免使本发明不清楚。
在说明书中的参考"一个实施例"或"一实施例"意思是，结合 实施例描述的特殊特征、结构或特性包括在本发明的至少一个实施例 中。在说明书的不同位置出现短语"在一个实施例中"不是都必须参 考同一个实施例。
图l是计算^f几系统100的一个实施例的框图。计算机系统100包括与 总线1.05耦合的中央处理单元(CPU) 102。在一个实施例中，CPU102是 Pentium⑧处理器系列的处理器，包括可从Santa Clara, California 的lntel公司得到的Pentium⑧II处理器系列、Pentium⑧III处理器、和 Pentium⑧IV处理器。可替换地，可使用其它CPU。
芯片组107也耦合到总线105。芯片组107包括存储器控制集线器 (MCH)llO。 MCH110可包括存储器控制器112，其耦合到主系统存储器 115。主系统存储器115存储数据和由CPU102或任何其它包括在系统100 中的设备执行的指令序列。在一个实施例中，主系统存储器115包括动 态随机访问存储器(DRAM);但是，主系统存储器115可利用其它存储 器类型来实现。附加的设备也可耦合到总线105，比如多个CPU和/或多 个系统存储器。
芯片组107还包括输入/输出控制集线器(ICH) 140,其经由集线 器接口耦合到MCHllO。 ICH140为计算机系统100内的输入/输出(I/O) 设备提供接口。例如，ICH140可耦合到外围部件互连总线，其遵守由 Portland, Oregon的PCI特别利益组开发的规范修订本2. l的总线。
图2说明CPU102小片200的一个实施例。小片200包括四个CPU处理 内核(内核l -内核4 ) 210。此外，小片200包括緩冲器220和I/0电路 230。在一个实施例中，緩冲器220是L2/L3緩冲器。1/O电路230设置在 外围上(例如、北、南、东和西边界)，以使有效的垂直电流输送到 内核210。
如上所述，母板稳压器模块通常提供单个Vcc到内核、緩冲器和1/0 电路，因为电力输送系统在板子、插座和封装上不具有足够的区域来 将独立的供电电压输送到多个内核、緩冲器和I/0部件。各种架构研究已经示出，如果所有内核不是同时工作在相同的Vcc 下，则可节省巨大的功率。因此，可变内核级Vcc提供足够的功率节省。 而且，可关闭单个内核内的部件或对其施加较低的Vcc来节省有效功 率。例如，内核可包括性能关键和非关键部件。如果非关键部件可由 单独的、较低Vcc供电以节省有效和泄漏功率，则内核可更有效地操作。 但是，如上所述，母板上的外部VRM不足以允许多Vcc解决方案。
根据一个实施例，多Vcc VRM小片焊接到CPU小片200。图3说明了 VRM小片300的一个实施例。在一个实施例中，VRM小片300包括七个VRM (VRM1-VRM7)，它们向CPU小片200内的每个部件提供稳压电源。例如 VRM1-VRM4分别向内核l-内核4提供Vcc电压。
此外，VRM5提供Vcc给緩冲器220,而VRM6和VRM7分别提供电压给 1/0电路230。注意在其它实施例中，在小片300中可包括其它数量的 VRM，这取决于小片200内具有单独电压电源的部件数量。并且，由每 个VRM提供的电压可以与由其它VRM提供的电压相同或不同。
根据一个实施例，小片300被翻转且(金属侧对金属侧)焊接以便 向适当的内核供电，从而将VRM尽可能靠近CPU小片200。在进一个实施 例中，VRM小片300在具有小片200的三维(3D)封装配置中。
图4说明CPU102的一个实施例。CPU102包括夹在CPU小片200和封装 基板400之间的多VccVRM小片300。根据一个实施例，VRM小片300与CPU 小片200和封装基板400焊点匹配，使得小片300可以是可选的夹层小 片。因此，封装400和CPU200的设计不需要任何改变。
此外，图4示出小片200和300之间的I/0连接、以及小片/小片焊接。 注意到，为了简洁只在小片200上示出两个稳压器。此外，散热器和散 热片(未示出)可耦合到CPU小片200。
上述的集成3D VRM避免了VRM中到小片电力输送路径的中断和阻 抗，该中断和阻抗引起幅度/相位降级和响应时间延迟。
尽管本领域技术人员在阅读前面说明之后，本发明的许多改变和 修改将毫无疑问地变得清楚，但是还应当理解，任何通过说明的方式 示出和描述的任何特定实施例并不试图被认为是限制。因此，对各种 实施例的细节的参考不是要限制权利要求的范围，权利要求的范围本 身只叙述那些对于本发明被认为是重要的那些特征。
权利要求
1.一种中央处理单元CPU，包含包括处理内核和高速缓存的CPU小片；以及在三维组件中垂直地堆叠到所述CPU小片的稳压器小片，该稳压器小片包括第一稳压器模块，用于将第一电压提供给所述处理内核和所述高速缓存中的至少一个；第二稳压器模块，用于将第二电压提供给所述处理内核和所述高速缓存中的至少一个。
2. 如权利要求1所述的CPU,其中所述稳压器小片还包括第三稳压 器模块，用于将第三电压提供给所述CPU小片上的第二处理内核、所述 处理内核和所述高速緩存中的至少一个。
3. 如权利要求1或权利要求2所述的CPU，其中所述稳压器小片还 包括第四稳压器模块，用于将第四电压提供给所述CPU小片上的输入/ 输出(I/O)电路、所述处理内核和所述高速緩存中的至少一个。
4. 如权利要求l、权利要求2或权利要求3中的任何一个所述的CPU， 还包括耦合在所述稳压器小片和所述CPU小片之间的1/0连接。
5. 如权利要求1所述的CPU,其中所述笫一电压等于所述第二电压。
6. 如权利要求5所述的CPU，还包括耦合到所述稳压器小片的封装 基板。
7. 如权利要求6所述的CPU，其中所述稳压器小片与所述CPU小片 和所述封装基板焊点匹配。
8. 如权利要求1所述的CPU,其中所述稳压器小片被翻转且金属侧 对金属侧地耦合到所述CPU小片。
9. 一种系统，包括 中央处理单元CPU，具有包括处理内核和高速緩存的CPU小片，和在三维组件中垂直地堆叠到所述CPU小片的稳压器小片，该稳 压器小片包括用于将第一电压提供给所述处理内核和所述高速緩 存中的至少一个的笫一稳压器VRM模块，和用于将第二电压提供给 所述处理内核和所述高速緩存中的至少一个的第二稳压器模块；耦合到所述CPU的芯片组；和耦合到所述芯片组的主存储器设备。
10. 如权利要求9所述的系统，其中所述稳压器小片还包括用于将 第三电压提供给所述CPU小片上的第二处理内核、所述处理内核和所述 高速緩存中的至少一个的第三稳压器模块。
11. 如权利要求9或权利要求10所述的系统，其中所述稳压器小片 所述稳压器小片还包括用于将第四电压提供给所述CPU小片上的输入/ 输出(I/O)电路、所述处理内核和所述高速緩存中的至少一个的笫四 稳压器模块。
12. 如权利要求9、权利要求10或权利要求11中的任何一个所述的 系统，还包括耦合在所述稳压器小片和所述CPU小片之间的I/0连接。
13. 如权利要求9所述的系统，还包括耦合在所述稳压器小片和所 述CPU小片之间的I /0连接。
14. 如权利要求9所述的系统，其中所述CPU还包括焊接到所述稳 压器小片的封装基板。
全文摘要
公开了一种中央处理单元(CPU)。该CPU包括CPU小片；和在三维插件布局中与CPU小片焊接的稳压器小片。
文档编号G06F1/18GK101577273SQ20091013315
公开日2009年11月11日 申请日期2005年9月29日 优先权日2004年9月30日
发明者D·加纳, G·施罗姆, H·威尔逊, N·博尔卡, P·哈祖查, S·博尔卡, S·纳伦德拉, T·卡尼克, V·德 申请人:英特尔公司