电源管理方法及其相关芯片组的制作方法

专利名称：电源管理方法及其相关芯片组的制作方法
技术领域：
本发明有关于 一种电源管理方法及其相关管理装置以及芯
片组，特別有关于 一 种高级配置和电源管理接口 (Advanced Configuration and Power Interface, ACPI)的处理器电源状态的 电源管理方法，用以控制一计算机系统中的锁相回路的操作。
背景技术：
为了提供电源管理，目前的计算机系统例如个人计算机或 可携式计算机均采用高级配置和电源管理接口 (Advanced Configuration and Power Interface, 以下简称ACPI), 以有效；也 监控以及分配供应的能源给计算机系统中的每一元件。ACPI 定义了五种状态，例如S0、 Sl、 S3、 S4和S5五种状态。然而， 只有状态S0是计算机系统正常操作的状态，其余S 1至S5状态， 计算机系统皆处于休眠状态。此外，ACPI还定义了在状态S0 时的中央处理器的省电状态。
图l为ACPI定义中央处理器的电源状态示意图。ACPI定义 中央处理器在工作状态(full running state)时(CO状态)正常地运 作，例如执行各项指令与工作。如果计算机系统闲置超过一段 预定时间，操作系统会让中央处理器进入省电状态例如C1-C4 状态。操作系统会根据计算机系统上的总线主控元件动作状态 (Bus Master activity status)来决定让中央处理器进入哪一种省 电状态。ACPI标准中所定义的中央处理器的省电状态包含第一 省电状态(C1)、第二省电状态(C2)、第三省电状态(C3)以及比 C3状态更省电的第四省电状态(C4),其中C2状态比C1状态省 电，C3状态会比C2状态省电，C4状态会比C3状态省电，因此又称第四省电状态(C4)为最低功耗省电状态。在C2状态中，中 央处理器不执行任何指令，但是能够窥探总线主控元件(B u s Master)的存取动作，其中总线主控元件是指在计算机系统中具 有总线主控权的元件，例如USB控制器、PCI控制器等等。此时， 若有中断事件产生使得中断(Interrupt)产生时或中央处理器被 请求执行指令时，中央处理器会从C2状态回到CO状态。在C3 或C4状态(以下简称C3/C4状态)中，中央处理器停止时脉，同时 也不能窥探总线主控元件的存取动作。C 4状态与C 3状态相比， 中央处理器处于更深度的睡眠状态中。因此，C4为处理器的所 有省电状态中的低耗电状态，亦即损耗最少的能源。
当计算机系统中的操作系统侦测到计算机系统无任何动作 超过一段既定时间时，将致使中央处理器进入C3/C4状态，借 此使得计算机系统更有效地节省电源。
计算机系统中，锁相回路(phase lock loop, PLL)用来产生各 种不同频率的时脉信号，其根据一接收到的低频率来源时脉信 号输入，产生各种不同频率的高时脉信号输出以供计算机系统 内部使用。锁相回路被整合至大部分的整合芯片中，以产生各 种不同的高频率时脉来源。然而，锁相回路的动作将会造成大 量的电力耗损。因此，如何有效地控制锁相回路成为降低电源 损耗的重要课题之一。
已知地，锁相回^各依据ACPI系统状态例如S1状态来加以控 制，而在计算机系统正常操作的状态SO下，锁相回路一般保持 正常执行(free running),并未加以控制。换言之，当计算机系 统正常操作时，由于锁相回路较耗电，因此无法有效降低电源 损耗。
此外，计算机系统 一 般不会频繁地自动进入休眠状态 Sl-S5，而操作系统却会经常送出指令以将处理器状态设为省电状态C3/C4状态。因此，处理器在省电状态C3/C4状态的时间远 比计算机系统在休眠状态Sl或其他休眠状态长。
因此，需要一种可于处理器状态设为省电状态(C3/C4状 态)时的锁相回路控制方法以及装置。

发明内容
有鉴于此，本发明提供一种电源管理方法，适用于一计算 机系统，其中计算机系统具有一处理单元、 一电源管理模块 (PMU)以及 一 锁相回路(PLL)电路，电源管理才莫块耦接多个外围 模块，并且计算机系统以及该处理单元可分别操作于 一 工作状 态与多个省电状态下。该电源管理方法包括当计算机系统操 作于工作状态且处理单元进入省电状态中的一最低功耗省电状 态时，侦测外围模块的状态，以判断一特定条件是否符合；以 及当外围模块的状态符合特定条件时，依据一控制状态设定， 致使处理单元进入 一 控制状态以控制锁相回路的操作。
本发明另提供一种芯片组，其耦接至一时脉产生器以及一 处理器，该芯片组包括一锁相回路、 一门控单元、多个外围模 块以及一电源管理模块。锁相回路用以依据时脉产生器产生的 一第一时脉信号，产生至少一第二时脉信号。门控单元耦接至 锁相回路，用以控制锁相回路产生的第二时脉信号的输出。每
一外围模块分别具有一低功耗省电状态。电源管理模块耦接至 门控单元、外围模块以及锁相回路。其中当处理单元进入省电 状态中的 一最低功耗省电状态时，电源管理模块侦测外围模块 的状态，以判断一特定条件是否符合，并当外围模块的状态符 合特定条件时，依据一控制状态设定，致使处理单元进入一控 制状态以控制锁相回路的操作。当程序码被机器载入且执行时，机器变成用以实行本发明的装 置。
本发明可更有效地减少整个计算机系统的电源损耗，达到 电源控制的目的。


图1显示 一 已知的ACPI定义中央处理器的电源状态示意图。
图2显示 一依据本发明实施例的计算机系统。 图3显示一依据本发明实施例的电源管理方法的流程图。 图4显示 一依据本发明实施例的中央处理器的电源状态示意图。
图5显示一依据本发明实施例的恢复程序的流程图。
具体实施例方式
为使本发明的上述和其他目的、特征和优点能更明显易懂，
下文特举出4交佳实施例，并配合所附图式，作详细说明如下。
图2显示依据本发明实施例的计算机系统200。其中，计算 机系统200可操作于一工作状态(如ACPI状态S0)以及多个省电 状态(如ACPI状态S1-S5),只有当操作于工作状态时，计算机系 统200为正常操作的状态，其余省电状态皆处于休眠状态。如图 2所示，计算机系统200至少包括一处理单元210、 一时脉产生器 220以及一芯片组(chipset)230。时脉产生器220用以产生一第一 时脉信号。芯片组230耦接至处理单元210以及时脉产生器220, 其中芯片组230包4舌一锁相回^各232、 一门控单元234、 一电源管 理模块236以及多个外围模块238。其中，外围模块238为总线主 控元件(BusMaster)或各种输出入装置控制器。举例来说，夕卜围模块238可包括DRAM控制器、PCIe控制器、HDAC控制器、 SMBus控制器、LPC控制器、实时时脉产生器(RTC)、中断控制 器(8259)、 APIC、 PCI控制器、SPI&SPI快闪存储器、SDIO以及 存储卡接口控制器、键盘鼠标控制器、绘图控制芯片(GFX)、 USB控制器以及SATA控制器等，但不限于此。每一个外围模块 238分别具有工作状态以及多个省电状态，其中省电状态中最省 电的模式称为低功耗省电模式。举例来说，若外围模块238为存 储器控制器时，其低功耗省电模式即工作于自我更新 (self-refresh)模式；若外围模块238为绘图控制芯片时，其低功 耗省电模式即工作于快照(snapshot)模式；若外围模块238为 USB控制器时，其低功耗省电模式即将USB装置设为工作于D3 模式；若外围模块238为SATA控制器时，其低功耗省电模式即 将SATA装置设为工作于部分/休眠(partial/slumber)模式。
锁相回路2 3 2接收时脉产生器220所产生的第 一 时脉信号， 并依据第一时脉信号，产生至少一第二时脉信号，其中，第二 时脉信号 一 般具有比第 一 时脉信号更高的频率。门控单元2 3 4 耦接至锁相回^各232,用以控制锁相回路232产生的第二时脉信 号的输出。在一实施例中，门控单元234还耦接至电源管理才莫块 236,其依据电源管理模块236的一控制信号PLLG(第一控制信 号)，决定是否遮断(gating)锁相回路232的第二时脉信号的输 出，亦即是否停止第二时脉信号的输出。锁相回路232耦接至电 源管理模块236,其依据电源管理模块236的一控制信号PLLD (第二控制信号)，决定是否关闭(power down)锁相回路232。
电源管理模块2 3 6耦接至门控单元2 3 4以及所有外围模块 238，用以执行依据本发明实施例的电源管理方法，用以依据处 理单元210的省电状态，控制锁相回路232的操作。
图3显示 一依据本发明实施例的电源管理方法的流程图。如前述，依据本发明实施例的电源管理方法可以由如图2中的电源 管理模块236所执行。请同时参照图2。首先，当计算机系统200 操作于工作状态且处理单元210进入控制状态中的 一 最低功耗 省电状态C4时，如步骤S310，电源管理模块236侦测所有外围 模块238的状态，以判断一特定条件是否符合(步骤S320)。请注 意，电源管理模块236侦测外围模块238的状态以判断特定条件 是否符合是于所有外围模块2 3 8皆闲置 一 既定时间之后才进行 判断。由于每一外围模块238分别具有一低功耗省电模式，因此 电源管理模块236侦测外围模块238的状态以判断特定条件是否 符合是判断外围模块中的既定外围模块是否处于对应的低功耗 省电模式。于一实施例中，既定外围^^莫块可包括(但不限于此) 一存储器控制器、 一绘图控制器、USB控制器以及SATA控制器， 则当下列条件成立时，特定条件判断为符合
(1) 存储器控制器工作于自我更新模式；
(2) 绘图控制器工作于快照模式；
(:3)USB控制器将USB装置设为工作于DM莫式以及 (4)SATA控制器将SATA装置设为工作于部分/休眠 (partial/slumber)模式。
换言之，只有当上述条件(l)-(4)都符合时，电源管理模块 236才会判断特定条件为符合，否则判断为不符合特定条件。如 前述，由于上述判断于所有外围模块2 3 8皆闲置 一 既定时间之后 才进行，因此除了既定外围模块的状态需符合上述条件(l)-(4) 之外，其他外围模块则是闲置状态。
如上述条件(l)-(4)不符合或有任何定义好的唤醒事件发生时， 便不做特别处理，流程结束。
当外围模块的状态符合特定条件时(步骤S320的是)，电源管理模块236便依据一预设的控制状态设定，致使处理单元210 进入一锁相回^^控制状态以控制锁相回^各232的操作(步骤 S330)。举例来说，于一实施例中，可于计算机系统的基本输入 输出系统(BIOS)(未绘示)中提供一控制状态设定选项，以设定 进入锁相回路控制状态后的控制状态。于本实施例中，锁相回 路控制状态有两种控制状态设定值第 一控制状态(C4PG)以及 第二控制状态(C4PD)。此设定值将储存于一暂存器(未绘示)中， 例如设定值l表示第 一控制状态，而设定值O表示第二控制状态。 请参见图4，显示依据本发明实施例的中央处理器的电源状态示 意图。如图4所示，中央处理器的电源状态共有工作状态CO、 第一省电状态C1、第二省电状态C2、第三省电状态C3、最^f氐功 耗省电状态C4以及两种可能的锁相回路控制状态C4PG(第 一 控 制状态)以及C4PD(第二控制状态)。其中，状态C0至C4类似于 图1中的对应状态，锁相回路控制状态C4PG以及C4PD则依据暂 存器中的设定值选择性地进入。举例来说，当处理单元210进入 最低功耗省电状态C4时，若暂存器中的设定值为l，则处理单 元210将进入第一控制状态(C4PG)。反之，当处理单元210进入 最低功耗省电状态C4时，若暂存器中的设定值为O,则处理单 元210将进入第二控制状态(C4PD)。当处理单元210进入第一控 制状态或第二控制状态后，若侦测到有任何唤醒事件发生时， 电源管理模块236便执行一恢复程序以将处理单元210恢复至最 低功耗省电状态C4。
于步骤S330中，当控制状态设定为第一控制状态时，电源 管理模块236送出 一控制信号PLLG至门控单元234，以通过门控 单元234停止锁相回路232的时脉输出。此时，锁相回路232的时 脉输出被遮断，但是锁相回路232并未关闭(power down),仍保 留电源。当控制状态设定为第二控制状态时，电源管理模块236送出控制信号PLLD至锁相回路232 ，当锁相回^各232接收到控制 信号PLLD之后，锁相回路232将整个关闭。在一实施例中，当 控制状态设定为第二控制状态时，电源管理模块236分别送出控 制信号PLLD以及控制信号C4PSTOP (第三控制信号)至锁相 回路232以及芯片组230夕卜部的时脉产生器220(锁相回路232对 应的时脉产生器)。当锁相回路232接收到控制信号PLLD之后， 锁相回路232将整个关闭。当时脉产生器220接收到控制信号 C4PSTOP之后，时脉产生器220将停止输出时脉信号至锁相回 路232。
在处理单元210进入锁相回路控制状态之后，若侦测到 一 唤 醒事件发生时，电源管理模块236将执行一恢复程序以致使该处 理单元恢复至该最低功耗省电状态C 4 。
图5显示一依据本发明实施例的恢复程序的流程图，如前 述，依据本发明实施例的电源管理方法可以由如图2中的电源管 理模块236所执行。
如图5所示，同时参照图4，如步骤S510,电源管理模块236 先由暂存器的设定值判断处理单元210处于第一控制状态或第 二控制状态。若处于第一控制状态，表示处理单元210欲从第一 控制状态返回至C 4状态，反之表示处理单元210欲从第二控制 状态返回至C4状态。当由暂存器的设定值判断处理单元210处 于第一控制状态时，如步骤S520，因为锁相回路232并未关闭， 只是其时脉输出#皮门控单元234遮断，因此恢复程序4更直接通过 门控单元234停止遮断锁相回路232，接着4丸行步骤S550。当由 暂存器的设定值判断处理单元210处于第二控制状态时，于步骤 560中判断时脉产生器220是否接收到控制信号C4PSTOP,若 否，表示时脉产生器220并未停止输出时脉信号，反之表示时脉 产生器220停止了输出时脉信号。当时脉产生器220接收到控制信号C4PSTOP(步骤S560的是)，由于锁相回路232被关闭且外部 时脉产生器的输出被停止，因此恢复程序便执行步骤S530及 S540以恢复被停止的时脉以及启动锁相回路232。如步骤S530, 恢复程序先启动锁相回路232对应的时脉产生器220的输出，并 如步骤S540,于时脉产生器220启动完成之后，再启动锁相回 路232,接着执行步骤S550。当时脉产生器220并未接收到控制 信号C4PSTOP(步骤S560的否)，因为时脉产生器220并未停止输 出时脉信号，因此恢复程序便直接执行步骤S540启动锁相回路 232，接着执行步骤S550。如步骤S550，恢复程序等待锁相回 路232启动稳定之后，最后，便将处理单元210的电源状态恢复 至最低功耗省电状态C4。
以下列举一实施例，用以进一步说明本发明的电源管理方 法，但并非用以限定本发明。
于本实施例中，々U殳处理单元210因一l爻时间未动作已经进 入最低功耗省电状态C4且暂存器的设定值为0。于所有外围模 块238皆闲置一 既定时间之后，电源管理模块236侦测外围模块 238的状态以判断特定条件是否符合，即判断前述条件(1 )-(4) 是否都满足。假设条件(l)-(4)都满足，表示特定条件符合，电 源管理模块236便依据预设的控制状态设定，致使处理单元210 进入 一 锁相回路控制状态以控制锁相回路2 3 2的#:作。由于暂存 器的设定值为O,表示要进入第二控制状态，电源管理模块236 送出控制信号PLLD锁相回路232,当锁相回3各232接收到控制信 号PLLD之后，锁相回路232将整个关闭。
在一实施例中，暂存器的设定值为O,表示要进入第二控制 状态，电源管理模块2 3 6分别送出控制信号P L L D以及控制信号 C4PSTOP至锁相回路232以及芯片组230外部的时脉产生器 220。当锁相回路232接收到控制信号PLLD之后，锁相回路232将整个关闭。当时脉产生器220接收到控制信号C4PSTOP之后， 时脉产生器220将停止输出时脉信号至锁相回路232。因此，处 理单元210进入第二控制状态且锁相回路2 3 2#1关闭以及外部时 脉产生器的输出被停止。之后，若侦测到一唤醒事件发生时， 电源管理模块236将执行一恢复程序，由于时脉产生器220接收 到了控制信号C4PSTOP,表示锁相回路232被关闭且外部时脉 产生器的输出被停止，因此恢复程序便先启动时脉产生器220, 使其恢复输出，在时脉产生器220启动完成之后，致使处理单元 210恢复至最低功耗省电状态C4。
综上所述，依据本发明的电源管理方法及相关的芯片组以 及计算机系统，可通过新增的锁相回路控制状态，提供在处理 单元进入最低功耗省电状态(即状态C4)下的锁相回路控制，因 为正常执行时处理单元将经常处于最低功耗省电状态，可更有 效地减少整个计算机系统的电源损耗，达到电源控制的目的。
本发明的方法，或特定型态或其部分，可以以程序码的型 态包含于实体介质，如软盘、光盘片、硬盘或是任何其他机器 可读取(如计算机可读取)储存介质，其中，当程序码被机器， 如计算机载入且执行时，此机器变成用以参与本发明的装置。
本发明的方法与装置也可以以程序码型态通过一些传送介质， 如电线或电缆、光纤或是任何传输型态进行传送，其中，当程 序码被机器，如计算机接收、载入且执行时，此才几器变成用以 参与本发明的装置。当在一般用途处理器实作时，程序码结合 处理器提供 一 操作类似于专用逻辑电路的独特装置。
以上所述仅为本发明较佳实施例，然其并非用以限定本发 明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神 和范围内，可在此基础上做进一步的改进和变化，因此本发明 的保护范围当以本申请的权利要求书所界定的范围为准。附图中符号的简单说明如下 C0画C4、 C4PD、 C4PG:状态
200计算机系统
210处理单元
220时脉产生器
230芯片组
232锁相回路
234门控单元
236电源管理模块
238外围模块
C4PST0P、 PLLD、 PLLG:控制信号 S310-S330:执行步骤 S510-S560:执行步骤。
权利要求
1.一种电源管理方法，其特征在于，适用于一计算机系统，其中该计算机系统具有一处理单元、一电源管理模块以及一锁相回路电路，该电源管理模块耦接多个外围模块，并且该计算机系统以及该处理单元能够分别操作于一工作状态以及多个省电状态下，该电源管理方法包括当该计算机系统操作于该工作状态且该处理单元进入所述省电状态中的一最低功耗省电状态时，侦测所述外围模块的状态，以判断一特定条件是否符合；以及当所述外围模块的状态符合该特定条件时，依据一控制状态设定，致使该处理单元进入一控制状态以控制该锁相回路。
2. 根据权利要求l所述的电源管理方法，其特征在于，该依据该控制状态设定，致使该处理单元进入该控制状态以控制该锁相回路的步骤还包括当该控制状态设定为 一 第 一控制状态时，送出 一第 一控制 信号以遮断该锁相回^各的时脉输出；以及当该控制状态设定为 一 第二控制状态时，送出 一 第二控制 信号，以关闭该锁相回^各。
3. 根据权利要求l所述的电源管理方法，其特征在于，该 依据该控制状态设定，致使该处理单元进入该控制状态以控制 该锁相回路的步骤还包括当该控制状态设定为一第二控制状态时，分别送出 一 第二 控制信号以及 一 第三控制信号，以关闭该锁相回路以及该锁才目 回路对应的一时脉产生器的输出。
4. 根据权利要求l所述的电源管理方法，其特征在于，还 包括于基本输入输出系统中提供一控制状态设定选项，以设定 该控制状态。
5. 根据权利要求l所述的电源管理方法，其特征在于，每 一所述外围模块分别具有一低功耗省电模式，并且该侦测所述 外围模块的状态，以判断该特定条件是否符合是判断所述外围 模块中的既定外围模块是否处于对应的该低功耗省电模式。
6. 根据权利要求5所述的电源管理方法，其特征在于，所 述既定外围模块包括一存储器控制器、 一绘图控制器、一USB 控制器以及一SATA控制器，并且当下列条件成立时，该电源管 理模块判断该特定条件为符合该存储器控制器工作于自我更新模式； 该绘图控制器工作于快照模式；该USB控制器将USB装置设为工作于D3模式；以及 该SATA控制器将SATA装置设为工作于部分/休眠模式。
7. 根据权利要求2所述的电源管理方法，其特征在于，当 于该控制状态下侦顶'J到 一 唤醒事件发生时，执行 一 恢复程序， 致使该处理单元恢复至该最低功耗省电状态，当该控制状态设 定为该第 一 控制状态时，该恢复程序停止遮断该锁相回路的输 出，当该控制状态设定为该第二控制状态时，该恢复程序启动 该锁相回^各。
8. 根据权利要求3所述的电源管理方法，其特征在于，当 于该控制状态下侦测到 一 唤醒事件发生时，执行 一 恢复程序， 致使该处理单元恢复至该最低功耗省电状态，当该控制状态设 定为该第二控制状态时，该恢复程序启动该锁相回3各对应的该 时脉产生器的输出，并于该时月永产生器启动之后启动该锁相回 路。
9. 一种芯片组，其特征在于，耦接至一时脉产生器以及一 处理器，包括一锁相回路，用以依据该时脉产生器产生的一第一时脉信号，产生至少一第二时脉信号；一门控单元，耦4妄至该锁相回^各，用以控制该锁相回3各产生的该第二时脉信号的输出；多个外围模块，每一所述外围模块分别具有一低功耗省电才莫式；以及一电源管理模块，耦接至该门控单元、所述外围模块以及 该锁相回^各；其中当该处理单元进入多个省电状态中的一最低功耗省电 状态时，该电源管理模块侦测所述外围模块的状态，以判断一 特定条件是否符合，并当所述外围模块的状态符合该特定条件 时，依据一控制状态设定，致使该处理单元进入一控制状态以 控制该锁相回if各。
10. 根据权利要求9所述的芯片组，其特征在于，当该控制 状态设定为 一 第 一控制状态时，该电源管理模块送出 一第 一控 制信号至该门控单元，以遮断该锁相回^各的该第二时脉信号输 出，而当该控制状态设定为一第二控制状态时，该电源管理模 块送出 一 第二控制信号以关闭该锁相回路。
11. 根据权利要求9所述的芯片组，其特征在于，当该控制 状态设定为 一 第二控制状态时，该电源管理模块分别送出 一 第 二控制信号以及 一 第三控制信号至该锁相回^各以及该时脉产生 器，以关闭该锁相回路以及该锁相回路对应的该时脉产生器的 输出。
12. 根据权利要求9所述的芯片组，其特征在于，该电源管 理模块还判断所述外围模块中的既定外围模块是否处于对应的 该低功耗省电模式以判断该特定条件是否符合。
13. 根据权利要求12所述的芯片组，其特征在于，所述既 定外围模块包括一存储器控制器、 一绘图控制器、USB控制器以及SATA控制器，并且当下列条件成立时，该电源管理模块判 断该特定条件为符合该存储器控制器工作于自我更新模式；该绘图控制器工作于快照模式；该USB控制器将USB装置设为工作于D3模式；以及 该SATA控制器将SATA装置设为工作于部分/休眠。
14. 根据权利要求10所述的芯片组，其特征在于，当于该 控制状态下侦测到 一唤醒事件发生时，该电源管理模块执行一 恢复程序以致使该处理单元恢复至该最低功耗省电状态，当该 控制状态设定为该第一控制状态时，该恢复程序通过该门控单 元停止遮断该锁相回^各的输出，当该控制状态i殳定为该第二控 制状态时，该恢复程序启动该锁相回路对应的该时脉产生器的 输出。
15. 根据权利要求ll所述的芯片组，其特征在于，当于该 控制状态下侦测到 一唤醒事件发生时，该电源管理^t块执行一 恢复程序以致使该处理单元恢复至该最低功耗省电状态，当该 控制状态设定为该第二控制状态时，该恢复程序启动该锁相回 路对应的该时脉产生器的输出，并于该时脉产生器启动之后启 动该锁相回^各。
全文摘要
本发明提供一种电源管理方法及其相关芯片组，适用于一计算机系统，其中计算机系统具有一处理单元、一电源管理模块以及一锁相回路电路，电源管理模块耦接多个外围模块，并且计算机系统以及处理单元可分别操作于一工作状态与多个省电状态下。其方法包括当计算机系统操作于工作状态且处理单元进入省电状态中的一最低功耗省电状态时，侦测外围模块的状态，以判断一特定条件是否符合；以及当外围模块的状态符合特定条件时，依据一控制状态设定，致使处理单元进入一控制状态以控制锁相回路的操作。本发明可更有效地减少整个计算机系统的电源损耗，达到电源控制的目的。
文档编号G06F1/32GK101526845SQ20091013575
公开日2009年9月9日 申请日期2009年4月24日 优先权日2009年4月24日
发明者秦双双, 黄正维 申请人:威盛电子股份有限公司