适用于电源管理的高摆率psrr增强型单级放大器的制造方法
【技术领域】
[0001]本发明涉及运算放大器设计领域，特别是涉及一种高摆率PSRR增强型单级放大器。
【背景技术】
[0002]现代低压低功耗单级运算放大器的补偿技术可以广泛应用于便携式电子设备，例如:手机电池和笔记本电池、LD0、LCD等设备中。而电源管理设备需要高摆率和对外界电压免疫的放大器，也就是高摆率高电源纹波抑制能力的放大器。一般的折叠共源共栅单级放大器可以满足以上要求，最近有很多报道采用撕裂输入级的跨导，然后通过cascode电流镜来倍增电流增强直流增益和跨导的技术。适当在cascode电流镜的输出偏置端插入分流偏置晶体管可以提高放大器的摆率。另外在输出级采用交叉正反馈技术可以调高输出的共模抑制比(CMRR)和电源抑制比(PSRR)等参数。
[0003]本发明基于以上的技术，采用Recycling folded cascade技术和PSRR增强技术来实现在同样的功耗和芯片面积条件下，放大器具有高摆率SR和PSRR增强的性能。同时放大器还可以有较高的直流增益。
【发明内容】
[0004]为了克服上述现有技术存在的直流系统故障隔离难的问题，本发明提出了一种适用于电源管理的高摆率PSRR增强型单级放大器，该运算放大器电路可以在同等芯片面积条件下提高放大器的摆率SR和增强PSRR，并具有较高的直流增益。
[0005]本发明提出了一种适用于电源管理的高摆率PSRR增强型单级放大器，所述放大器由第一至第十五 PM0S 晶体管 M0、Mla、Mlb、M2a、M2b、M13a、M13b、M14a、M14b、M5、M6、M7、M8、皿9、]?10以及第一至第十二匪05晶体管祖13、]\11113、]\111(3、]\1123、]\11213、]\112(3、]\03、]\013、]\0。、M4a、M4b、M4c共二十七个M0S晶体管构成;其中:
[0006]第一、第八至第^^一PM0S晶体管M0、M14a、M14b、M5、M6的源极共同接供电电源VDD;所有 PM0S 晶体管 M0、Mla、Mlb、M2a、M2b、M13a、M13b、M14a、M14b、M5、M6、M7、M8、M9、M10 的衬底端接供电电源VDD;第一至第十二匪 0S 晶体管 Mlla、Mllb、Mllc、Mlld、M12a、M12b、M12c、M12d、M3a、M3b、M3c、M4a、M4b、M4c 的衬底接地 GND;第七至第十二 NM0S 晶体管 M3a、M3b、M3c、M4a、M4b、M4c的源极共同接地GND ；
[0007]第一、第八、第九PM0S晶体管M0、M14a、M14b的栅极接第一偏置电压Vbl;第一 PMOS晶体管M0的漏极接第二至第五PM0S晶体管Mla、Mlb、M2a、M2b的源极;第二至第三PM0S晶体管Mla、Mlb的栅极接输入端Vp;第四至第五PM0S晶体管M2a、M2b的栅极接输入端Vn;
[0008]第二 PM0S晶体管Mia的漏极、第六匪OS晶体管M12c的源极共同接第十匪OS晶体管M4a的漏极;第四PM0S晶体管M2a的漏极、第三W0S晶体管Mile的源极共同接第七NM0S晶体管M3a的漏极；
[0009]第三PM0S晶体管Mlb的漏极、第七至第九NM0S晶体管M3a、M3b、M3c的栅极共同接第二 NMOS晶体管Mllb的漏极;第五PMOS晶体管M2b的漏极、第十至第十二 NMOS晶体管M4a、M4b、M4c的栅极共同接第五匪OS晶体管M12b的漏极；第一至第六匪OS晶体管Mlla、Mllb、Mllc、112&11213、112(3的栅极共同接第二偏置电压￥&3;第二匪05晶体管[113的源极接第九匪05晶体管M3c的漏极;第一W0S晶体管Ml la的源极接第八W0S晶体管M3b的漏极;第五W0S晶体管M12b的源极接第十二匪OS晶体管M4c的漏极；第四匪OS晶体管M12a的源极接第^^一NM0S晶体管M4b的漏极；
[0010]第三匪0S晶体管Ml 1C的漏极、第六PM0S晶体管Ml 3a的漏极、第十四PM0S晶体管M9的漏极共同接第十三PM0S晶体管M8的栅极;第六W0S晶体管M12c的漏极、第七PM0S晶体管M13b的漏极、第十五PM0S晶体管M10的漏极共同接第十二 PM0S晶体管M7的栅极;第八PM0S晶体管M14a的漏极、第六PM0S晶体管M13a的源极共同接第一匪0S晶体管Mila的漏极；第九PM0S晶体管M14b的漏极、第七PM0S晶体管M13b的源极共同接第四匪0S晶体管M12a的漏极；第六、第七、第十四、第十五PM0S晶体管M13a、M13b、M9、M10的栅极共同接地二偏置电压Vb2;第十、第i^一PM0S晶体管M5、M6的栅极共同接第十二 PM0S晶体管M7的漏极和第十四PM0S晶体管M9的源极;第十PM0S晶体管M5的漏极接第十二 PM0S晶体管M7的源极;第^^一PM0S晶体管M6的漏极接第十三PM0S晶体管M8的源极;第十三PM0S晶体管M8的漏极、第十五PM0S晶体管M10的源极共同接输出端Vout;
[0011 ]选取第二至第五PM0S晶体管Mla、Mlb、M2a和M2b作为信号输入端，分别输入差模信号Vin+和Vin-，经过第一撕裂差分输入级、摆率增强电流镜、最后经过PSRR增强级输出到Vout ο
[0012]本发明在低压低功耗同等面积和功耗条件下，提高放大器的摆率SR和增强PSRR，并具有较高的直流增益和带宽扩展特性。
【附图说明】
[0013]图1为运算放大器的电路图。
【具体实施方式】
[OOM] 所述的放大器由Recycling folded cascode放大级、摆率增强电流镜、PSRR增强部分组成。Recycling folded cascode(循环折叠共源共栅)放大级包括第一至第五、第十至第十五?]?05晶体管妣、]\113、]\1113、]\123、]\1213、]\15、]\16、]\17、]\18、]\19、]\110以及第二、第三、第五至七、第九、第十、第十二 NM0S晶体管Mllb、Mllc、M12b、M12c、M3a、M3c、M4a、M4c组成。摆率增强电流镜包括:NM0S晶体管M3a?M3c、M4a?M4c、M1 la?Ml lc和Ml 2a?M12c WSRR增强环路包括:PMOS晶体管M7?Ml 0。
[0015]本发明的工作过程通过实施例描述如下:
[0016]选取第二至第五PM0S晶体管Mla、Mlb、M2a和M2b作为信号输入端，分别输入差模信号Vin+和Vin-，经过第一撕裂差分输入级、摆率增强电流镜、最后经过PSRR增强级输出到Vout;至此信号完成了从输入端到输出端的放大。在放大器的输出端加载大负载电容可以测试放大器的的小信号交流响应和大信号的阶跃响应，可以得到放大器的小信号参数和瞬态参数。另外经过SRE之后，信号的摆率得到增强。结果表明本款运算放大器降低了补偿电容，增大了 PSRR和摆率，这对于低压低功耗的电路应用中这是十分有利的。
【主权项】
1.一种适用于电源管理的高摆率PSRR增强型单级放大器，其特征在于，所述放大器由第一至第十五 PMOS 晶体管 M0、Mla、Mlb、M2a、M2b、M13a、M13b、M14a、M14b、M5、M6、M7、M8、M9、M10 以及第一至第十二匪 OS 晶体管 Mlla、Mllb、Mllc、M12a、M12b、M12c、M3a、M3b、M3c、M4a、M4b、M4c共二十七个M0S晶体管构成;其中: 第一、第八至第i^一PM0S晶体管M0、M14a、M14b、M5、M6的源极共同接供电电源VDD;所有PM0S 晶体管 M0、Mla、Mlb、M2a、M2b、M13a、M13b、M14a、M14b、M5、M6、M7、M8、M9、M10 的衬底端接供电电源 VDD;第一至第十二匪 OS 晶体管 Mlla、Mllb、Mllc、Mlld、M12a、M12b、M12c、M12d、M3a、M3b、M3c、M4a、M4b、M4c 的衬底接地 GND;第七至第十二匪 OS 晶体管 M3a、M3b、M3c、M4a、M4b、M4c的源极共同接地GND ； 第一、第八、第九PM0S晶体管M0、M14a、M14b的栅极接第一偏置电压Vbl;第一 PM0S晶体管M0的漏极接第二至第五PM0S晶体管Mla、Mlb、M2a、M2b的源极；第二至第三PM0S晶体管Mla、Mlb的栅极接输入端Vp;第四至第五PM0S晶体管M2a、M2b的栅极接输入端Vn; 第二 PMOS晶体管Mia的漏极、第六NM0S晶体管M12c的源极共同接第十NM0S晶体管M4a的漏极;第四PM0S晶体管M2a的漏极、第三W0S晶体管Mile的源极共同接第七NM0S晶体管M3a的漏极； 第三PMOS晶体管Mlb的漏极、第七至第九匪OS晶体管M3a、M3b、M3c的栅极共同接第二匪OS晶体管Mllb的漏极；第五PM0S晶体管M2b的漏极、第十至第十二匪OS晶体管M4a、M4b、M4c的栅极共同接第五匪OS晶体管M12b的漏极；第一至第六匪OS晶体管Mlla、Mllb、Mllc、M12a、M12b、M12c的栅极共同接第二偏置电压Vb3;第二 NM0S晶体管[113的源极接第九匪05晶体管M3c的漏极;第一W0S晶体管Ml la的源极接第八W0S晶体管M3b的漏极;第五W0S晶体管M12b的源极接第十二匪OS晶体管M4c的漏极；第四匪OS晶体管M12a的源极接第^^一NM0S晶体管M4b的漏极； 第三匪OS晶体管Ml 1 c的漏极、第六PM0S晶体管Ml 3a的漏极、第十四PM0S晶体管M9的漏极共同接第十三PM0S晶体管M8的栅极;第六匪OS晶体管Ml 2c的漏极、第七PM0S晶体管Ml 3b的漏极、第十五PM0S晶体管Ml 0的漏极共同接第十二 PM0S晶体管M7的栅极;第八PM0S晶体管M14a的漏极、第六PM0S晶体管M13a的源极共同接第一 NM0S晶体管Mila的漏极;第九PM0S晶体管M14b的漏极、第七PM0S晶体管M13b的源极共同接第四匪OS晶体管M12a的漏极;第六、第七、第十四、第十五PM0S晶体管M13a、M13b、M9、M10的栅极共同接地二偏置电压Vb2;第十、第i^一PM0S晶体管M5、M6的栅极共同接第十二 PM0S晶体管M7的漏极和第十四PM0S晶体管M9的源极；第十PM0S晶体管M5的漏极接第十二 PM0S晶体管M7的源极;第^^一PM0S晶体管M6的漏极接第十三PM0S晶体管M8的源极;第十三PM0S晶体管M8的漏极、第十五PM0S晶体管M10的源极共同接输出端Vout ； 选取第二至第五PMOS晶体管Mla、Mlb、M2a和M2b作为信号输入端，分别输入差模信号Vin+和Vin-，经过包括第二至第五PM0S晶体管管Mla、Mlb、M2a、M2b的第一撕裂差分输入级以及包括第二至第五？]?05管113、]\1113、]\123、]\1213与第一至第十二匪05晶体管1113、]\11113、Mllc、M12a、M12b、M12c、M3a、M3b、M3c、M4a、M4b、M4c 的循环折叠共源共栅放大级，由匪 OS 晶体管M3a?M3c、M4a?M4c、Mlla?Mile和M12a?M12c所构成的摆率增强电流镜、最后经过由PM0S晶体管M7?Ml 0构成的PSRR增强环路输出到输出端Vout。2.如权利要求1所述的一种适用于电源管理的高摆率PSRR增强型单级放大器，其特征在于，所述输出端加载大负载电容。
【专利摘要】本发明公开了一种适用于电源管理的高摆率PSRR增强型单级放大器，所述放大器由第一至第十五PMOS晶体管M0、M1a、M1b、M2a、M2b、M13a、M13b、M14a、M14b、M5、M6、M7、M8、M9、M10以及第一至第十二NMOS晶体管M11a、M11b、M11c、M12a、M12b、M12c、M3a、M3b、M3c、M4a、M4b、M4c共二十七个MOS晶体管构成；选取第二至第五PMOS晶体管M1a、M1b、M2a和M2b作为信号输入端，分别输入差模信号Vin+和Vin-，经过第一撕裂差分输入级、摆率增强电流镜、最后经过PSRR增强级输出到Vout。本发明在低压低功耗同等面积和功耗条件下，提高放大器的摆率SR和增强PSRR，并具有较高的直流增益和带宽扩展特性。
【IPC分类】H03F1/42, H03F1/30, H03F3/45
【公开号】CN105429601
【申请号】CN201510851992
【发明人】肖夏, 张庚宇
【申请人】天津大学
【公开日】2016年3月23日
【申请日】2015年11月27日