专利名称：中央处理器放电电路的制作方法
技术领域：
本实用新型涉及一种放电电路，特别是关于一种具有放电保护功能的中央处理器 放电电路。
背景技术：
中央处理器(central processing unit)是计算机系统的核心，是计算机重要的 部件，因此中央处理器的正常工作对于确保电脑正常运行起着至关重要的作用。传统的中 央处理器通常具有一放电电路，当电脑关机时中央处理器可通过放电电路缓慢放电，从而 避免电脑不工作时其电路元件带电。传统的放电电路通常经由一晶体管接地放电，然而中 央处理器上的电压通常较高，容易在放电过程中击穿晶体管。
实用新型内容鉴于以上内容，有必要提供一种具有放电保护功能的中央处理器放电电路，在中 央处理器放电过程中保护放电电路。一种中央处理器放电电路，用以在电脑关机时为中央处理器放电，所述中央处理 器放电电路包括一输入输出控制器及一放电电路，所述中央处理器放电电路还包括一电性 连接所述放电电路和中央处理器的放电保护电路，所述放电电路接收来自输入输出控制器 的控制信号，并根据接收到的控制信号接地，所述中央处理器通过所述放电保护电路和放 电电路对地放电。优选地，所述放电电路包括一第一电阻及一第一晶体管，所述第一电阻一端与输 入输出控制器电性相连，所述第一电阻一端还电性连接第一晶体管的栅极，所述第一电阻 另一端与一备用电压转换电路电性相连，所述第一晶体管的漏极经由所述放电保护电路与 中央处理器电性相连，所述第一晶体管的源极接地。优选地，所述第一晶体管为NPN型场效应晶体管。优选地，所述放电保护电路包括一第二电阻及一第三电阻，所述第二电阻一端与 第一晶体管的漏极电性相连，所述第二电阻另一端与中央处理器电性相连，所述第二电阻 另一端还电性连接第三电阻一端，所述第三电阻另一端接地。优选地，当所述第一晶体管的栅极接收到来自输入输出控制器的高电位的控制信 号时，所述通过所述第一晶体管和放电保护电路对地放电。优选地，所述备用电压转换电路包括一第二晶体管及一三极管，所述第二晶体管 的栅极分别经由一第四电阻及一第一二极管电性连接所述第一电阻另一端，所述第二晶体 管的栅极还经由一电容与一输入电压电性相连，所述第二晶体管的源极与三极管的基极电 性相连，所述第二晶体管的源极还经由一第五电阻电性连接所述三极管的发射极，所述三 极管的发射极与第一电阻另一端电性相连，所述三极管的集电极接地，所述所述第二晶体 管的漏极顺次经由一第六电阻、一第二二极管及一第三二极管电性连接一通用串行总线端[0010]优选地，所述备用电压转换电路通过第一电阻和第一晶体管对地放电。优选地，所述第二晶体管为PNP型场效应晶体管，所述三极管为PNP型三极管。相较于现有技术，本实用新型中央处理器放电电路通过放电电路接收来自输入输 出控制器的控制信号，所述放电电路根据接收到的控制信号接地，所述中央处理器通过所 述放电保护电路和放电电路对地放电，有效保护了放电电路的第一晶体管。
图1是本实用新型中央处理器放电电路较佳实施方式的框图。图2是本实用新型中央处理器放电电路较佳实施方式的电路图。图3是图1中备用电压转换电路的电路图。主要元件符号说明
具体实施方式
请参阅图1，本实用新型中央处理器放电电路包括一输入输出控制器10、一放电 电路20、一放电保护电路30、一备用电压转换电路40及一中央处理器50。所述输入输出控 制器10用以输出一箝位控制信号，所述放电电路20接收该箝位控制信号，并根据接收到的 箝位控制信号而接地。所述中央处理器50通过所述放电保护电路30和放电电路20对地放电。请参阅图2，所述放电电路20包括一第一电阻R1及一第一晶体管Q1。所述第一 电阻R1 —端与输入输出控制器10电性相连，所述第一电阻R1 —端还电性连接第一晶体管 Q1的栅极。所述第一电阻R1另一端与备用电压转换电路40电性相连。所述第一晶体管Q1 的漏极经由所述放电保护电路30与中央处理器50电性相连，所述第一晶体管Q1的源极接 地。所述放电保护电路30包括一第二电阻R2及一第三电阻R3。所述第二电阻R2—端与 第一晶体管Q1的漏极电性相连。所述第二电阻R2另一端与中央处理器50电性相连，所述 第二电阻R2另一端还电性连接第三电阻R3—端。所述第三电阻R3另一端接地。其中，所 述第一晶体管Q1为NPN型场效应晶体管，第一电阻R1和第二电阻R2的阻值均为1000欧 姆，第一电阻R1和第二电阻R2的额定功率均为0. 25W，中央处理器50的工作电压为12V。请参阅图3，所述备用电压转换电路40包括一第二晶体管Q2、一三极管T、一第四 电阻R4、一第五电阻R5、一第六电阻R6、一电容C、一第一二极管D1、一第二二极管D2及一 第三二极管D3。所述第二晶体管Q2的栅极分别经由第四电阻R4及第一二极管D1电性连 接所述第一电阻R1另一端，所述第二晶体管Q2的栅极还经由电容C与一+5V输入电压电性 相连。所述第二晶体管Q2的源极与三极管T的基极电性相连，所述第二晶体管Q2的源极 还经由第五电阻R5电性连接所述三极管T的发射极。所述三极管T的发射极与第一电阻 R1另一端电性相连。所述三极管T的集电极接地。所述第二晶体管Q2的漏极顺次经由第 六电阻R6、第二二极管D2及第三二极管D3电性连接一通用串行总线端口(图未示)。其 中，所述第二晶体管Q2为PNP型场效应晶体管，所述三极管T为PNP型三极管。所述备用 电压转换电路40由一 +5V备用电压供电，所述备用电压转换电路40将该+5V备用电压转 换为一+5V主电压为所述通用串行总线端口供电。工作时，当所述第一晶体管Q1的栅极接收到来自输入输出控制器10的高电位的 箝位控制信号时，所述第一晶体管Q1导通，所述中央处理器50通过所述第一晶体管Q1、第 二电阻R2和第三电阻R3对地放电。此时加载在第二电阻R2和第三电阻R3上的功率分别 为12X12 + 1000 = 0. 144W，由于第二电阻R2和第三电阻R3分担了中央处理器50加载在所 述第一晶体管Q1上的电压，因此在电脑关机时第二电阻R2和第三电阻R3缓慢消耗掉了中 央处理器50上的残余电压，实现了对第一晶体管Q1的保护。同时由于第一电阻R1分担了 备用电压转换电路40加载在所述第一晶体管Q1上的电压，因此在电脑关机时备用电压转 换电路40端的残余电压可通过第一电阻R1和第一晶体管Q1对地放电而缓慢消耗掉，同样 对第一晶体管Q1起到保护作用。另外加载在第二电阻R2和第三电阻R3上的功率0. 144W 远低于其0. 25W的额定功率，因此也不会由于电压过高而损坏第二电阻R2和第三电阻R3。本实用新型中央处理器放电电路通过放电电路20接收来自输入输出控制器10的 控制信号，所述放电电路20根据接收到的控制信号接地，所述中央处理器50通过所述放电 保护电路30和放电电路20对地放电，有效保护了放电电路20的第一晶体管Q1。
权利要求一种中央处理器放电电路，用以在电脑关机时为中央处理器放电，所述中央处理器放电电路包括一输入输出控制器及一放电电路，其特征在于所述中央处理器放电电路还包括一电性连接所述放电电路和中央处理器的放电保护电路，所述放电电路接收来自输入输出控制器的控制信号，并根据接收到的控制信号接地，所述中央处理器通过所述放电保护电路和放电电路对地放电。
2.如权利要求1所述的中央处理器放电电路，其特征在于所述放电电路包括一第一 电阻及一第一晶体管，所述第一电阻一端与输入输出控制器电性相连，所述第一电阻一端 还电性连接第一晶体管的栅极，所述第一电阻另一端与一备用电压转换电路电性相连，所 述第一晶体管的漏极经由所述放电保护电路与中央处理器电性相连，所述第一晶体管的源 极接地。
3.如权利要求2所述的中央处理器放电电路，其特征在于所述第一晶体管为NPN型 场效应晶体管。
4.如权利要求2或3所述的中央处理器放电电路，其特征在于所述放电保护电路包 括一第二电阻及一第三电阻，所述第二电阻一端与第一晶体管的漏极电性相连，所述第二 电阻另一端与中央处理器电性相连，所述第二电阻另一端还电性连接第三电阻一端，所述 第三电阻另一端接地。
5.如权利要求2或3所述的中央处理器放电电路，其特征在于当所述第一晶体管的 栅极接收到来自输入输出控制器的高电位的控制信号时，所述中央处理器通过所述第一晶 体管和放电保护电路对地放电。
6.如权利要求5所述的中央处理器放电电路，其特征在于所述备用电压转换电路包 括一第二晶体管及一三极管，所述第二晶体管的栅极分别经由一第四电阻及一第一二极管 电性连接所述第一电阻另一端，所述第二晶体管的栅极还经由一电容与一输入电压电性相 连，所述第二晶体管的源极与三极管的基极电性相连，所述第二晶体管的源极还经由一第 五电阻电性连接所述三极管的发射极，所述三极管的发射极与第一电阻另一端电性相连， 所述三极管的集电极接地，所述第二晶体管的漏极顺次经由一第六电阻、一第二二极管及 一第三二极管电性连接一通用串行总线端口。
7.如权利要求6所述的中央处理器放电电路，其特征在于所述备用电压转换电路通 过第一电阻和第一晶体管对地放电。
8.如权利要求6或7所述的中央处理器放电电路，其特征在于所述第二晶体管为PNP 型场效应晶体管，所述三极管为PNP型三极管。
专利摘要一种中央处理器放电电路，用以在电脑关机时为中央处理器放电，所述中央处理器放电电路包括一输入输出控制器及一放电电路，所述中央处理器放电电路还包括一电性连接所述放电电路和中央处理器的放电保护电路，所述放电电路接收来自输入输出控制器的控制信号，并根据接收到的控制信号接地，所述中央处理器通过所述放电保护电路和放电电路对地放电。本实用新型中央处理器放电电路通过放电电路接收来自输入输出控制器的控制信号，所述放电电路根据接收到的控制信号接地，所述中央处理器通过所述放电保护电路和放电电路对地放电，有效保护了放电电路。
文档编号G06F1/26GK201607683SQ20092031762
公开日2010年10月13日 申请日期2009年12月16日 优先权日2009年12月16日
发明者胡可友 申请人:鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司