专利名称：数据处理装置及可重构电路层的控制方法
技术领域：
本发明涉及数据处理装置及可重构(reconfigurable)电路层的控制方法。
背景技术：
作为在基板的有限可安装区域中实现高密度安装半导体电路的技术，实际应用有 层压式半导体元件(device)，最近逐渐应用于各种领域。但是，这种半导体元件由于是在封 装(package)内叠加许多芯片的层压结构，所以散热效率低。因此，随着高速化、电路尺寸 的增大，层压数也增加，从而引起元件的温度上升。对因这样的温度上升引起的错误动作、 故障采取的措施已成为问题。为了解决这个问题，作为现有的技术已经提出了一些方案。其中之一是在半导体 元件的封装上加装散热板。另外一个是在层压芯片之间的连接方法上下工夫。这些方案都 是通过在半导体元件的结构上下工夫，从而提高散热效率的方案，在实现进一步的高速运 行、电路尺寸增大的基础上，还是没有完全解决散热的问题。在具有可实现电路再设定的可重构电路层的半导体元件中，其运转频率非常高， 散热多，因此加以对应的措施成为重大的问题。
发明内容
本发明鉴于上述问题，其目的在于提供一种数据处理装置及可重构电路层的控制 方法。根据本发明的第一方面，提供了数据处理装置，其包括多个可重构电路层，可分 别再设定处理电路；第一存储器，存储表示应设定的处理电路的电路信息；选择单元，在无 需为了设定所述电路信息表示的处理电路而使用全部所述多个可重构电路层的情况下，选 择预定的优先顺序高的一部分可重构电路层，在除此之外的情况下，选择所有的所述多个 可重构电路层；以及设定单元，使用选择的所述可重构电路层，设定存储在所述第一存储器 中的所述电路信息表示的处理电路。根据本发明的第二方面，提供了数据处理装置，其包括可重构电路层，可通过任 意使用二维排列的多个电路元件再设定处理电路；第一存储器，存储表示应分别在各个定 时设定的多个处理电路的电路信息；第二存储器，与所述第一存储器中存储的所述电路信 息表示的多个所述处理电路中的每个处理电路相关联地存储表示配置图案的图案信息，所 述配置图案在考虑到散热的情况下确定了为设定所述处理电路而使用所述可重构电路层 的哪个区域；选择单元，根据在所述可重构电路层中的处理实施状态，选择存储在所述第一 存储器中的电路信息表示的多个处理电路中的一个处理电路；基于存储在所述第二存储器中的所述图案信息，判断为了设定选择的所述处理电路而使用所述可重构电路层的哪个区 域的单元；以及使用所述多个电路元件中的位于被判断出的所述区域的电路元件设定选择 的所述处理电路的单元。根据本发明的第三方面，提供了可重构电路层的控制方法，其是可分别再设定处 理电路的多个可重构电路层的控制方法，其包括基于存储在第一存储器中的表示应构成 的处理电路的电路信息，计算所述多个可重构电路层的使用率；根据与所述多个可重构电 路层的使用率相关联地存储在第二存储器中的表示配置图案的图案信息，从所述多个可重 构电路层中选择所使用的至少一个可重构电路层，其中，所述配置图案在考虑到散热的情 况下确定了应使用所述多个可重构电路层中的哪个/哪些；以及使用选择的所述至少一个 可重构电路层，设定存储在所述第一存储器中的所述电路信息表示的处理电路。根据本发明的第四方面，提供了可重构电路层的控制方法，其是可分别再设定处 理电路的多个可重构电路层的控制方法，其包括在无需为了设定存储在第一存储器中的 电路信息表示的处理电路而使用全部所述多个可重构电路层的情况下，选择预定的优先顺 序高的一部分可重构电路层，在除此之外的情况下，选择所有的所述多个可重构电路层；以 及使用选择的所述可重构电路层，设定存储在所述第一存储器中的所述电路信息表示的处 理电路。根据本发明的第五方面，提供了可重构电路层的控制方法，在所述可重构电路层 中可通过任意使用二维排列的多个电路元件来再设定处理电路，其包括根据所述可重构 电路层中的处理实施状态，选择存储在第一存储器中的电路信息表示的多个处理电路中的 一个处理电路，所述电路信息表示应分别在各个定时设定的所述多个处理电路；根据与所 述第一存储器中存储的电路信息表示的多个处理电路中的每个处理电路相关联地存储在 第二存储器中的表示配置图案的图案信息，判断为了设定选择的所述处理电路而使用所述 可重构电路层的哪个区域，所述配置图案预先确定了为设定所述处理电路而使用所述可重 构电路层的哪个/哪些区域；使用所述多个电路元件中的位于被判断出的所述区域的电路 元件设定选择的所述处理电路。
图1是第一实施方式涉及的数据处理装置的框图。图2是设定图1所示的数据处理装置的处理电路时的动作的流程图。图3是表示可重构电路层12的第一使用状况的图。图4是表示可重构电路层12的第二使用状况的图。图5是表示可重构电路层12的第三使用状况的图。图6是表示图1所示的数据处理装置1的动态模式下的动作的流程图。图7是改变处理电路前后的各处理电路的安装区域的一个示例图。图8是改变处理电路前后的各处理电路的安装区域的一个示例图。图9是第二实施方式涉及的数据处理装置的框图。图10是设定图9所示的数据处理装置的处理电路时的动作的流程图。
具体实施例方式下面，参考附图，对几个实施方式进行说明。(第一实施方式)图1是第一实施方式涉及的数据处理装置1的框图。该数据处理装置1例如使 用了 BGA(ball grid array，球栅阵列)封装的层压式半导体元件。数据处理装置1可适 用于各种数据的处理。作为一个例子，数据处理装置1可适用于复合机(multi function peripheral :MFP，多功能一体机)的图像处理。数据处理装置1包括固定电路层11、多个可重构电路层12、设定(configuration) 存储器13、图案(pattern)存储器14、判断单元15、选择单元16、设定单元17以及控制单 元18。固定电路层11和多个可重构电路层12分别是半导体电路层，相互进行必要的连 接或配线，整体形成例如图像处理芯片那样的数据处理芯片。在固定电路层11中固定地设定(configure)用于进行数据处理的处理电路，该数 据处理用于在应用数据处理装置1的MFP中实现所需要的功能。在固定电路层11中例如 使用 ASIC (application specific integrated circuit,专用集成电路)电路。多个可重构电路层12分别二维地排列有多个电路元件，可适当地使用这些电路 元件自由地设定各种处理电路。即，可重构电路层12可再设定安装的处理电路。另外，设定在可重构电路层12上的处理电路典型地包括多个电路模块。并且，通 过使这些多个电路模块联动地作为一个处理电路而发挥作用。一个电路模块需要设定在一 个可重构电路层12上。分别设定在不同的可重构电路层12上的各自的电路模块可联动。 在第一实施方式中，以这样的使用方式为前提。设定存储器13存储表示设定在多个可重构电路层12上的处理电路的电路信息。 电路信息分别表示一个处理电路中包括的多个电路模块各自的结构。图案存储器14存储优先顺序信息14a和动态图案信息14b。优先顺序信息14a表 示多个可重构电路层12相互的优先顺序。按照使设定在多个可重构电路层12的至少一部 分上的处理电路中放热的散热效率尽量高的方式确定该优先顺序。动态图案信息14b所表 示的配置图案表示为了在一个可重构电路层12上设定应分别按各个定时设定的多个处理 电路中的每个处理电路而使用上述可重构电路层12的哪个区域。该优先顺序和配置图案 可考虑例如固定电路层11和多个可重构电路层12的实际配置状况、它们的外围状况(可 用于散热的空间、部件的配置状况等)后进行设定。优选基于实验、模拟等得到的客观信息 适当地进行该设定，但也可基于数据处理装置1的设计者的经验法则进行设定。判断单元15基于表示设定在可重构电路层12上的电路模块各自的电路尺寸的数 值(以下称为电路尺寸)、存储在设定存储器13中的电路信息进行判断。选择单元16参照优先顺序信息14a，同时选择设定电路模块的可重构电路层12。 在随着处理的进展需要改变设定在一个可重构电路层12上的处理电路的情况下，选择单 元16参照动态图案信息14b，同时选择在该可重构电路层12内设定处理电路的区域。设定单元17将存储在设定单元13中的电路信息所表示的多个电路模块分别设定 在选择单元16针对各电路模块选择的可重构电路层12上。控制单元18包括CPU (central processing unit，中央处理单元)和存储器等。控制单元18通过预先写入存储器的程序使CPU动作，从而按照预先确定的顺序整体控制整 个数据处理装置1。下面，对数据处理装置1的动作进行说明。图2是设定处理电路时数据处理装置1的动作的流程图。在步骤Sal中，控制单元18向设定存储器13传送与要进行设定的处理电路相关 的电路信息。在步骤Sa2中，控制单元18分别将变数m初始化为“0”，将变数S(m)初始化为 Smas (m)。变数m表示设定给多个可重构电路层12中的每个可重构电路层12的优先顺 序。变数S(m)表示在优先顺序为第m的可重构电路层12上可添加设定的电路尺寸。变数 Smax(m)表示在初始状态下在优先顺序为第m的可重构电路层12上可设定的电路尺寸(以 下称为最大电路尺寸)。因此，Smax(m)是根据可重构电路层12的结构确定的固定值。在步骤Sa3中，控制单元18在存储在设定存储器13中的电路信息表示的处理电 路中包括的多个电路模块中，选择未向可重构电路层12设定的一个电路模块。该选择的顺 序可以是预先确定的顺序，也可以是随机的顺序。在步骤Sa4中，控制单元18将与所选的电路模块有关的电路尺寸设定为变数&。 具体地说，控制单元18指示判断单元15判断有关所选的电路模块的电路尺寸。判断单元 15根据该指示对存储在设定存储器13中的电路信息进行分析，并判断有关所选的电路模 块的电路尺寸。控制单元18从判断单元15收到判断出的电路尺寸，并设定为变数&。在步骤中，选择单元16将变数m加1。在步骤Sa6和步骤Sa7中，选择单元16确认变数S (m)是否大于等于变数&、或 变数m是否大于等于数值M。其中，数值M是数据处理装置1具有的可重构电路层12的数 量。在此，如果变数S (m)不大于等于变数&且变数m不大于等于数值M，则选择单元16返 回步骤&ι5。这样，选择单元16在将变数m从“0”逐个地增加到数值M的同时，寻找变数S (m) 大于等于变数&的变数m。这样，将在可添加设定的电路尺寸比所选的电路模块的电路尺 寸大的可重构电路层中选择优先顺序最大的可重构电路层12。在变数S(m)大于等于变数&的情况下，选择单元16将变数m赋予设定单元17。在步骤SaS中，设定单元17将所选的电路模块设定在优先顺序为“m”的可重构电 路层12上。S卩，设定单元17将所选的电路模块设定在选择单元16如上所述地选择的可重 构电路层12上。在步骤&ι9中，控制单元18确认电路信息表示的所有电路模块的设定是否完毕。 如果所有的电路模块的设定未完毕，则控制单元18从步骤Sa9进入步骤ΜΙΟ。在步骤&10，控制单元18将从变数S (m)减去变数&后求出的数值设定为变数 S(m)。而且，控制单元18将变数m设定为O。然后，控制单元18返回步骤&3。据此，以未 设定的其他电路模块作为对象重复上述的动作。此外，如果所有的电路模块的设定完毕，则数据处理装置1就使从步骤Sal至步骤 SalO的处理循环从步骤Sa9出来，结束图2所示的动作。 在从步骤Sa5至步骤Sa7的处理循环中，选择单元16不能选择可设定选择的电路模 块的可重构电路层12，如果变数m超过数值M，则选择单元16将该内容通知给控制单元18。
控制单元18接到该通知后，在步骤Mll中进行错误处理。错误处理例如是将电 路信息不恰当的信息通知给安装该数据处理装置1的装置的处理。然后，如果结束了该错 误处理，则数据处理装置1结束图2所示的动作。通过上述动作，基本上从优先顺序高的可重构电路层12起依次设定电路模块。下面，对如何根据处理电路的电路尺寸使用多个可重构电路层12进行具体说明。在此，将可重构电路层12的数量设为四个，对这些可重构电路层附加标号12-1、 12-2、12-3、12-4加以区别。并且，按照图3所示的顺序层压固定电路层11和可重构电路 层12-1至12-4。另外，图3中的标号19表示基板。并且，图3中的虚线表示封装的轮廓。 即，最下层是可重构电路层12-1，在其上面依次层压有固定电路层11、可重构电路层12-2、 可重构电路层12-3、可重构电路层12-4。考虑各种条件，将可重构电路层12-4、可重构电 路层12-1、可重构电路层12-2、可重构电路层12-3这一顺序确定为优选顺序。上述的条件 例如包括以下条件。(1)靠近封装的上面或下面的部分的散热效率高。( 安装有电路的 层不相邻，从而散热效率进一步提高。( 可重构电路层12的动作频率高于固定电路层11 的动作频率，因此安装有电路的可重构电路层12彼此相邻的情况、与安装有电路的可重构 电路层12和固定电路层11邻接的情况相比散热效率差。在这样的条件下，如果电路信息表示的处理电路的电路尺寸(下面，称为设定电 路尺寸)小于可重构电路层12-4的最大电路尺寸，则电路信息所表示的处理电路如图3所 示地主要被安装在可重构电路层12-4上。此外，在图3中，通过影线示出了为了图像处理 而动作的电路层。如果设定电路尺寸大于等于可重构电路层12-4的最大电路尺寸、且设定电路尺 寸小于可重构电路层12-4、12-1各自的最大电路尺寸的总和，则电路信息表示的处理电路 如图4所示地主要安装在可重构电路层12-4、12-1上。另外，在图4中用影线示出了为了 进行图像处理而动作的电路层。如果设定电路尺寸大于等于可重构电路层12-4、12_1各自的最大电路尺寸之和、 且设定电路尺寸小于可重构电路层12-4、12-1、12-2各自的最大电路尺寸的总和，则电路 信息表示的处理电路如图5所示地主要安装在可重构电路层12-4、12-1、12-2上。另外，在 图5中用影线示出了为了进行图像处理而动作的电路层。并且，如果设定电路尺寸大于等于可重构电路层12-4、12-1、12-2各自的最大电 路尺寸的总和，则电路信息表示的处理电路安装在所有的可重构电路层12-4、12-1、12-2、 12-3 上。如上所述，如果可以只使用可重构电路层12中的一部分形成处理电路，则处理电 路安装在为了进一步提高散热效率而选择的可重构电路12上。因此，可抑制整个数据处理 装置1的放热。数据处理装置1具有随着处理的进展而动态改变一个可重构电路层12上的处理 电路的设定状态的动态模式。图6是动态模式下的数据处理装置1的动作的流程图。该图6的动作是以一个可 重构电路层12为对象进行的。也可以根据需要以各个可重构电路层12为对象单独地进行 图6的动作。通过上述的动作对多个可重构电路层12设定完处理电路之后开始进行图6所示的动作。在步骤Sbl中，控制单元18向设定在多个可重构电路层12上的处理电路发出指 示。处理电路根据该指示进行预定的处理。然后，一旦完成了该处理，则处理电路向控制装 置18发出中断信号。该中断信号包括用于识别什么样的处理已结束的信息。因此，在步骤Sb2中，控制单元18等待上述中断信号的到来。并且，一旦中断信号 到来，则控制单元18进入步骤Sb3。在步骤Sb3，控制单元18基于中断信号判断是否需要切换处理内容。并且，如果能 确认为需要，则将该内容通知给选择单元16和设定单元17。这样，数据处理装置1的动作 从步骤Sb3进入步骤Sb4。在步骤Sb4，选择单元16参照动态图案信息14b。在步骤Sb5，选择单元16基于动态图案信息14b确定安装的处理电路变更后的区 域。然后选择单元16将确定的区域通知给设定单元17。在步骤SM和步骤Sb7，设定单元17逐个地依次设定变更后的处理电路所包括的 电路模块中的每个电路模块直到完成全部设定。在此，设定电路模块的区域是如上所述地 通过选择单元16确定的区域。如果设定单元17完成了全部电路模块的设定，则数据处理装置1的动作就返回步 if Sblo通过以上的动作，在变更前后安装各个处理电路的区域发生变化。此外，处理电路 在变更前后可以是相同的，也可以有所不同。图7和图8是处理电路变更前后的各处理电路的安装区域的一个示例图。在该示例中，假设将可重构电路层12分成四个区域51、52、53、54，在第一状态下， 如图7所示，将处理电路安装在区域51、53，在第二状态下，如图8所示，将处理电路安装在 区域52、54。另外，在图7、8中，用影线示出了安装有处理电路的区域。另外，虽然图7和图8中示出了变更前的处理电路与变更后的处理电路的尺寸大 致相同的示例，但处理电路在变更前后不同的情况下，安装处理电路的区域的大小在变更 前后也可不同。另外，在图7和图8中，虽然变更前后的各个电路安装区域相互不重复，但 也可一部分重复。通过这样在可重构电路层12中变化安装处理电路的区域，从而可防止由于处理 电路产生的热集中并积存在同一区域，从而可高效率地散热。因此，可抑制整个数据处理装 置1的放热。(第二实施方式)图9是第二实施方式涉及的数据处理装置2的框图。另外，在图9中，对与图2相 同的部分标注了相同的标号，并省略对其的具体说明。该数据处理装置2也是使用例如BGA 封装的层压式半导体元件的装置。数据处理装置2可适用于各种的数据处理。作为一个例 子，数据处理装置2可适用于MFP中的图像处理。数据处理装置2包括固定电路层11、多个可重构电路层12、设定存储器13、图案存 储器14、判断单元21、计算单元22、选择单元23、设定单元M以及控制单元25。S卩，数据处 理装置2包括判断单元21、选择单元23、设定单元对、控制单元25及计算单元22来取代数 据处理装置1中的判断单元15、选择单元16、设定单元17以及控制单元18。
数据处理单元2在很多方面与数据处理装置1共通。以下，以在数据处理装置2 中与数据处理装置1不同的事项为中心进行说明，省略对相同事项的说明。图案存储器14将优先顺序信息1 取而代之地存储静态图案信息14c。静态图案 信息14c与使用率相关联地表示为了设定处理电路而使用多个可重构电路层12中的哪个。 可根据例如固定电路层11和多个可重构电路层12的实际配置情况、他们的外围情况(可 用于散热的空间、部件的配置状况等)来设定对哪个使用率使用哪个可重构电路层12。优 选基于实验、模拟等得到的客观信息来适当地进行该设定，但也可基于数据处理装置1的 设计者的经验法则来进行该设定。判断单元21基于存储在设定存储器13中的电路信息，判断向多个可重构电路层 12设定的处理电路的整体尺寸(以下称为总电路尺寸)。计算单元22计算总电路尺寸比可预先设定的尺寸的比率作为使用率。此外，可设 定的尺寸是在初始状态下可设定在多个可重构电路层12上的电路的最大尺寸。选择单元23基于使用率和静态图案信息，从多个可重构电路层12中选择为了设 定处理电路而使用的可重构电路层12。选择单元23与选择单元16 —样，也具有在参照动 态图案信息14b的同时在可重构电路层12内选择设定处理电路的区域的功能。设定单元M将存储在设定存储器13中的电路信息表示的多个电路模块分别设定 在由选择单元16选择的可重构电路层12上。控制单元25包括CPU和存储器等。控制单元25通过预先写入存储器的程序使 CPU动作，从而按照预定的顺序整体控制整个数据处理装置2。下面，对数据处理装置2的动作进行说明。图10是设定处理电路时数据处理装置2的动作的流程图。在步骤Scl中，控制单元25向设定存储器13传送与要进行设定的处理电路相关 的电路信息。在步骤中，控制单元25将变数η初始化为“0”。变数η表示设定了电路模块 的可重构电路层12的数量。在步骤中，判断单元21基于存储在设定存储器13中的电路信息，判断电路信 息表示的处理电路的总电路尺寸Μ。在步骤Sc4中，计算单元22计算出总电路尺寸&比可设定尺寸的比率作为使用率。在步骤Sc5中，选择单元23确认计算出的使用率是否小于等于100%。并且，如果 使用率小于等于100%，则选择单元23从步骤Sc5进入步骤&6。在步骤Sc6中，选择单元23基于计算出的使用率和静态图案信息14c，确定一个或 多个配置层，同时将该确定配置层的数量设定为变数N。另外，配置层是指为了设定电路模 块而使用的可重构电路层12。在步骤Sc7中，选择单元23从配置层中选择一个未选择的配置层。在步骤中，控制单元25将变数η加1。在步骤Sc9中，设定单元M从电路信息表示的多个电路模块中选出总电路尺寸是 与用M/N求出的值近似的值的多个电路模块。然后，设定单元M将上述选出的电路模块 设定在选择的可重构电路层12上。
在步骤中，控制单元25确认变数η是否大于等于变数N。如果变数η小于变 数N，则数据处理装置2重复步骤Sc7及步骤Sc7以后的动作。这样，电路模块被依次设置 在作为配置层的一个可重构电路层12上或作为配置层的多个可重构电路层12中的每个可 重构电路层12上。如果对作为配置层的所有可重构电路层12设定完电路模块，则控制单元25在步 骤&10中判断变数η是否大于等于变数N。这样数据处理装置2结束图10所示的动作。因此，如果计算出的使用率超过100%，则控制单元25从步骤Sc5进入步骤&11。 然后，在步骤&11，控制单元25进行错误处理。错误处理例如是将电路信息不恰当的情况 通知给安装了该数据处理装置2的装置的处理。一旦完成了该错误处理，则数据处理装置 结束图10所示的动作。通过上述动作，在无需为了设定构成处理电路的多个电路模块而使用多个可重构 电路层12中的全部可重构电路层12的情况下，利用多个可重构电路层12中的散热效率更 高的可重构电路层12来安装处理电路。下面，对如何根据使用率利用多个可重构电路层12进行更具体的说明。在此，按照图3所示的顺序层压可重构电路层12-1至12-4。并且，使可重构电路 层12-1至12-4在初始状态下可设定的电路的最大尺寸相互相等。这种情况下，使静态图案信息Hc表示例如以下的使用率和配置层的关系。使用率彡25% 可重构电路层12-4。25%<使用率彡50% 可重构电路层12-1、12_4。50%<使用率彡75% 可重构电路层12-1、12-2、12_4。75%<使用率可重构电路层 12-1、12-2、12-3、12_4。这样，与第一实施方式相同优先使用散热效率高的可重构电路层12。本实施方式可实施以下各种变形。也可不具有固定电路层11。在各实施方式中所述的动作只不过是一个例子。因此只要可将电路优先设置在散 热效果更好的可重构电路层12上即可，因此，可适当地改变具体顺序。在动态模式中也可转换三个以上的电路设定状况。这种情况下，在设定所有电路 的状态下可使电路的设定区域不同，在只设定一部分电路的状态下可使电路的设定区域与 其他的电路设定状态不同。虽然对本发明的实施方式进行了说明，但是，这些实施方式仅是为了说明本发明 的实例，并不是用于限定本发明的范围。这里描述的新实施方式可以通过多种其他方式来 体现。而且，所述实施方式在不超出本发明宗旨的范围内，当然可以进行一些省略、替代或 变形。本发明的保护范围及其等同范围涵盖落入本发明的范围和宗旨的这些方式或变形。
权利要求
1.一种数据处理装置，其特征在于，包括多个可重构电路层，可分别再设定处理电路； 第一存储器，存储表示应设定的处理电路的电路信息；选择单元，在无需为了设定所述电路信息表示的处理电路而使用全部所述多个可重构 电路层的情况下，选择预定的优先顺序高的一部分可重构电路层，在除此之外的情况下，选 择所有的所述多个可重构电路层；以及设定单元，使用选择的所述可重构电路层，设定存储在所述第一存储器中的所述电路 信息表示的处理电路。
2.根据权利要求1所述的数据处理装置，其特征在于，根据所述数据处理装置内的放热的散热效率，预先确定所述优先顺序。
3.根据权利要求2所述的数据处理装置，其特征在于，所述数据处理装置还包括至少一个固定电路层，在所述固定电路层中固定地构成处 理电路，并且，所述配置图案在考虑到包括所述固定电路层在内的散热效率的情况下预先确定 了应使用所述多个可重构电路层中的哪个。
4.根据权利要求1所述的数据处理装置，其特征在于，所述选择单元从未设定处理电路的所述可重构电路层中选择所述优先顺序最高的一 个可重构电路层，所述设定单元将所述电路信息表示的处理电路的至少一部分设定在选择的一个所述 可重构电路层上，所述选择单元反复选择一个所述可重构电路层直至所述电路信息表示的处理电路全 部可通过所述设定单元设定在至此已选择的所述可重构电路层上。
5.根据权利要求1所述的数据处理装置，其特征在于， 所述数据处理装置还包括存储与所述多个可重构电路层的使用率相关联地表示配置图案的图案信息的第二存 储器，所述配置图案确定了应使用所述多个可重构电路层中的哪个可重构电路层；以及基于存储在所述第一存储器中的所述电路信息，计算所述多个可重构电路层的使用率 的单元，并且，所述选择单元基于与所述计算出的使用率相关联的、存储在所述第二存储器中 的所述图案信息，从所述多个可重构电路层中选择使用的至少一个可重构电路层。
6.一种数据处理装置，其特征在于，包括可重构电路层，可通过任意使用二维排列的多个电路元件再设定处理电路； 第一存储器，存储表示应分别在各个定时设定的多个处理电路的电路信息； 第二存储器，与所述第一存储器中存储的所述电路信息表示的多个所述处理电路中的 每个处理电路相关联地存储表示配置图案的图案信息，所述配置图案在考虑到散热的情况 下确定了为设定所述处理电路而使用所述可重构电路层的哪个区域；选择单元，根据在所述可重构电路层中的处理实施状态，选择存储在所述第一存储器 中的电路信息表示的多个处理电路中的一个处理电路；基于存储在所述第二存储器中的所述图案信息，判断为了设定选择的所述处理电路而使用所述可重构电路层的哪个区域的单元；以及使用所述多个电路元件中的位于被判断出的所述区域的电路元件设定选择的所述处 理电路的单元。
7.根据权利要求6所述的数据处理装置，其特征在于，所述选择单元根据从设定在所述可重构电路层上的处理电路输出有中断信号，重新选 择存储在所述第一存储器中的电路信息表示的多个处理电路中的一个处理电路。
8.—种可重构电路层的控制方法，其是可分别再设定处理电路的多个可重构电路层的 控制方法，其特征在于，包括基于存储在第一存储器中的表示应构成的处理电路的电路信息，计算所述多个可重构 电路层的使用率；根据与所述多个可重构电路层的使用率相关联地存储在第二存储器中的表示配置图 案的图案信息，从所述多个可重构电路层中选择所使用的至少一个可重构电路层，其中，所 述配置图案在考虑到散热的情况下确定了应使用所述多个可重构电路层中的哪个/哪些； 以及使用选择的所述至少一个可重构电路层，设定存储在所述第一存储器中的所述电路信 息表示的处理电路。
9.一种可重构电路层的控制方法，其是可分别再设定处理电路的多个可重构电路层的 控制方法，其特征在于，包括在无需为了设定存储在第一存储器中的电路信息表示的处理电路而使用全部所述多 个可重构电路层的情况下，选择预定的优先顺序高的一部分可重构电路层，在除此之外的 情况下，选择所有的所述多个可重构电路层；以及使用选择的所述可重构电路层，设定存储在所述第一存储器中的所述电路信息表示的 处理电路。
10.一种可重构电路层的控制方法，在所述可重构电路层中可通过任意使用二维排列 的多个电路元件来再设定处理电路，其特征在于，包括根据所述可重构电路层中的处理实施状态，选择存储在第一存储器中的电路信息表示 的多个处理电路中的一个处理电路，所述电路信息表示应分别在各个定时设定的所述多个 处理电路；根据与所述第一存储器中存储的电路信息表示的多个处理电路中的每个处理电路相 关联地存储在第二存储器中的表示配置图案的图案信息，判断为了设定选择的所述处理电 路而使用所述可重构电路层的哪个区域，所述配置图案预先确定了为设定所述处理电路而 使用所述可重构电路层的哪个/哪些区域；使用所述多个电路元件中的位于被判断出的所述区域的电路元件设定选择的所述处 理电路。
11.根据权利要求10所述的可重构电路层的控制方法，其特征在于，根据从设定在所述可重构电路层上的处理电路输出有中断信号，重新选择存储在所述 第一存储器中的电路信息表示的多个处理电路中的一个处理电路。
全文摘要
本发明公开了数据处理装置及可重构电路层的控制方法，该数据处理装置包括多个可重构电路层、第一存储器、选择单元及设定单元。多个可重构电路层可分别再设定处理电路。第一存储器存储表示应设定的处理电路的电路信息。选择单元在无需为了设定所述电路信息表示的处理电路而使用全部所述多个可重构电路层的情况下，选择预定的优先顺序高的一部分可重构电路层，在除此之外的情况下，选择所有的所述多个可重构电路层。设定单元使用选择的所述可重构电路层，设定存储在所述第一存储器中的所述电路信息表示的处理电路。
文档编号G06F15/76GK102123219SQ20101060918
公开日2011年7月13日 申请日期2010年12月27日 优先权日2009年12月28日
发明者铃木稔 申请人:东芝泰格有限公司, 株式会社东芝