专利名称：验证芯片处理器逻辑设计的方法和系统的制作方法
技术领域：
本发明涉及计算机应用领域，尤其涉及一种验证芯片处理器逻辑设计的方法和系 统。
背景技术：
CPU(中央处理器)是嵌入式系统的重要单元。以智能卡为例，其基本组成部分包 括CPU、I/0接口(数据输入输出接口单元)、随机存储器、非易失性存储器以及其他硬件协 处理器等等，各个部件共同构成了一个典型的嵌入式系统。其中CPU负责组织协调各个部 件的工作。随着集成电路设计生产工艺的提高，CPU内核的功能越来越复杂。相应的，在设计 CPU时，测试和验证用于完成该CPU内核功能的逻辑代码的工作日趋复杂。现有技术中提供 的测试方法具体如下通过IC卡的I/O管脚送入对具有电可擦写存储特性的CPU进行擦写 功能的擦写控制信号、擦写的目标地址以及需要写入的数据，然后将CPU的验证用例通过 IC卡的I/O管脚写入到CPU中，再在CPU中运行该验证用例可以完成对CPU的逻辑代码的 功能测试。在实现本发明过程中，发明人发现现有技术至少存在如下问题因为验证用例的开发语言与CPU的体系结构相关，所以验证用例可以使用C语言 或者特定平台(如C51、ARM汇编、MIPS汇编)的汇编语言来编写，且验证用例的设计还要 考虑CPU连接的外围电路特性，所以针对某种平台设计的验证用例一般很难直接应用于其 他平台上，这就造成测试工作中开发验证用例的运维成本较高。
发明内容
本发明提供一种验证芯片处理器逻辑设计的方法和系统，能够在不同体系平台上 应用相同的验证用例。为解决上述技术问题，本发明提供了如下技术方案一种验证芯片处理器逻辑设计的系统，所述芯片包括输入接口、输出接口和处理 器，所述处理器加载有虚拟机程序，其中所述输入接口，用于读取以所述虚拟机程序可识别的语言开发的用于验证所述处 理器逻辑设计的验证用例；所述处理器，用于调用所述虚拟机程序执行所述输入接口读取的验证用例，得到 执行结果，并根据所述执行结果，生成逻辑设计的验证结果；所述输出接口，与所述处理器相连，用于输出所述逻辑设计的验证结果。优选的，所述系统还具有如下特点所述输入接口，还用于接收对所述输入接口已读取的验证用例更新后生成的新验 证用例；其中所述处理器调用所述虚拟机程序删除所述输入接口已读取的验证用例，并调
3用所述虚拟机程序执行所述新验证用例。优选的，所述系统还具有如下特点所述芯片还包括存储器，其中所述存储器，与所述处理器相连，用于存储所述输入接口读取的验证用例；其中所述输入接口向所述处理器发送所述验证用例；其中所述处理器向所述存储 器写入所述输入接口发送的验证用例；以及调用所述虚拟机程序执行所述存储器中的验证 用例。优选的，所述系统还具有如下特点所述存储器为随机存储器。优选的，所述系统还具有如下特点所述输入接口和输出接口中的至少一个通过 读卡器与外部设备相连。一种验证芯片处理器逻辑设计的方法，包括 芯片输入接口读取以所述虚拟机程序可识别的语言开发的用于验证所述处理器 逻辑设计的验证用例；所述芯片中的处理器调用该处理器内加载的虚拟机程序执行所述输入接口读取 的验证用例，得到执行结果，并根据所述执行结果，生成逻辑设计的验证结果；所述芯片中的输出接口输出所述逻辑设计的验证结果。优选的，所述方法还具有如下特点所述方法还包括所述输入接口接收对所述输入接口已读取的验证用例更新后生成的新验证用 例；所述处理器调用所述虚拟机程序删除所述输入接口已读取的验证用例，并调用所 述虚拟机程序执行所述新验证用例。优选的，所述方法还具有如下特点所述方法还包括所述输入接口向所述处理器发送所述验证用例；所述处理器向所述存储器写入所述输入接口发送的验证用例；其中所述处理器调用所述虚拟机程序执行所述存储器中的验证用例。优选的，所述方法还具有如下特点所述存储器为随机存储器。优选的，所述方法还具有如下特点所述输入接口和输出接口中的至少一个通过 读卡器与外部设备相连。本发明提供的一个或多个实施例，不同处理器通过加载虚拟机程序后，均能调用 该虚拟机程序去执行以该虚拟机程序开发的验证用例，达到分离验证用例与待测芯片中的 体系结构的目的，从而能够在不同体系结构中能够使用相同的验证用例，降低了验证用例 的开发成本。在验证用例修改时，虚拟机只需重新读取新的验证用例即可，安装简单且省时。
图1为本发明提供的执行验证用例的系统实施例的结构示意图；图2为图1所示系统实施例的另一结构示意图；图3为本发明提供的执行验证用例的方法实施例的流程示意图。
具体实施例方式下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的 情况下，本申请中的实施例及实施例中的特征可以相互任意组合。图1为本发明提供的验证芯片处理器逻辑设计的系统实施例的结构示意图。图1 所示系统中，所述芯片包括输入接口、输出接口和处理器，其特征在于，所述处理器加载有 虚拟机程序，其中所述输入接口，用于读取以所述虚拟机程序可识别的语言开发的验证用例；所述处理器(CPU)，用于调用所述虚拟机程序执行所述输入接口读取的验证用例， 得到执行结果，并根据所述执行结果，生成逻辑设计的验证结果；所述输出接口，与所述处理器相连，用于输出所述逻辑设计的验证结果。在图1所示系统实施例中，所述输入接口通过读卡器与所述待测芯片相连，用于 接收APDU指令格式的执行指令；所述输出接口通过读卡器与外部显示设备相连，保护用户 能够直接从外部显示设备中获取执行结果。下面对本发明提供的测试方法进行说明为了进一步区别现有技术的测试方式，此处首先对现有测试方式进行简单说明， 具体包括代码开发平台编译验证用例；建立代码开发平台与待测芯片中的连接；将编译 好的验证用例烧写到待测芯片；测试。而与现有测试方法对应的，本发明提供的测试方式包括在芯片处理器加载虚拟 机程序，并以虚拟机可识别的开发语言开发验证用例，通过芯片处理器调用该虚拟机程序 运行该验证用例。采用虚拟机的理由是因为，虚拟机作为一种虚拟主机，其指令集能够基本 覆盖CPU处理器内核的逻辑指令，因此在虚拟机运转的过程中，自然就对处理器的逻辑指 令进行了组合测试。相比较可知，本发明提供的系统实施例中，在测试任何体系结构的待测芯片，虚拟 机完成验证用例的下载、安装和执行，而不是按照直接由待测芯片直接执行，达到分离验证用 例与体系结构的目的。其中能够在不同结构的待测芯片中执行相同的验证用例的理由如下由于虚拟机的功能可以分为三个层次，即底层驱动层、运行环境层和应用层，其中 底层驱动层是直接与待测芯片中的体系结构相联系的，而虚拟机运行环境则是调用底层驱 动层的各类函数接口来实现各种功能，应用层则指通过调用运行环境中的各种函数接口完 成相应的用户功能，如执行验证用例等。因此，待测芯片中的体系结构的变化只会导致底层 驱动层与待测芯片读写方式的变化，而该底层驱动层的各类函数接口并没有发生变化，所 以运行环境层和应用层在底层驱动程序所调用的各类函数接口没有发生变化，所以仍可以 使用相同的验证用例。其中该本领域技术人员可以根据待测芯片中的芯片操作手册修改虚 拟机对外通信的读写方式，以使得该虚拟机的对外通信信息能够满足与待测芯片进行通信 的要求。其中所述输入接口，还用于接收对已读取的验证用例更新后生成的新验证用例；所述处理器调用所述虚拟机程序删除所述输入接口已读取的验证用例，并调用所 述虚拟机程序执行所述新验证用例。由于验证用例存储在存储器中且由虚拟机来执行，所以在验证用例发生变化时， 虚拟机只需要删除已安装的验证用例，并重新下载新的验证用例，并安装即可，实现简单。
图2为图1所示系统实施例的另一结构示意图。图2所示系统实施例中，所述芯 片还包括存储器，其中所述存储器，与所述处理器相连，用于存储所述输入接口读取的验证用例；其中所述输入接口向所述处理器发送所述验证用例；其中所述处理器向所述存储 器写入所述输入接口发送的验证用例；以及调用所述虚拟机程序执行所述存储器中的验证 用例。其中该存储器可以是非易失性存储器，优选的，在该芯片中的内部随机存储器 (RAM)有存储一个验证用例的剩余空间时，可以将验证用例存储在该芯片中的内部随机存 储器(RAM)中，因此可以减少使用非易失性存储器存储验证用例时在擦写过程中的时间消 耗，提高测试速度。其中，上述系统实施例中的所述输入接口和输出接口中的至少一个通过读卡器与 外部设备相连。本发明提供的系统实施例，不同处理器通过加载虚拟机程序后，均能调用该虚拟 机程序去执行以该虚拟机程序开发的验证用例，达到分离验证用例与待测芯片中的体系结 构的目的，从而能够在不同体系结构中能够使用相同的验证用例，降低了验证用例的开发 成本。在验证用例修改时，虚拟机只需重新读取新的验证用例即可，安装简单且省时。图3为本发明提供的执行验证用例的方法实施例的流程示意图。结合图1和2所 示的系统实施例，图3所示方法包括步骤301、芯片中的输入接口读取以所述虚拟机程序可识别的语言开发的用于验 证所述处理器逻辑设计的验证用例；步骤302、所述芯片中的处理器调用该处理器内加载的虚拟机程序执行所述输入 接口读取的验证用例，得到执行结果，并根据所述执行结果，生成逻辑设计的验证结果；步骤303、所述芯片中的输出接口输出所述逻辑设计的验证结果。其中为了降低擦写验证用例所消耗的时间，所述方法还包括所述输入接口向所述处理器发送所述验证用例；所述处理器向所述存储器写入所述输入接口发送的验证用例；其中所述处理器调用所述虚拟机程序执行所述存储器中的验证用例。其中为了减少使用非易失性存储器存储验证用例时在擦写过程中的时间消耗，所 述存储器可以是所述芯片中的随机性存储器。为了方便在测试过程中对验证用例进行修改，所述方法还包括所述输入接口接收对已读取的验证用例更新后生成的新验证用例；所述处理器调用所述虚拟机程序删除所述输入接口已读取的验证用例，并调用所 述虚拟机程序执行所述新验证用例。其中本方法实施例中的所述输入接口和输出接口中的至少一个通过读卡器与外 部设备相连。本发明提供的方法实施例，不同处理器通过加载虚拟机程序后，均能调用该虚拟 机程序去执行以该虚拟机程序开发的验证用例，达到分离验证用例与待测芯片中的体系结 构的目的，从而能够在不同体系结构中能够使用相同的验证用例，降低了验证用例的开发成本。在验证用例修改时，虚拟机只需重新读取新的验证用例即可，安装简单且省时。本领域普通技术人员可以理解上述实施例的全部或部分步骤可以使用计算机程 序流程来实现，所述计算机程序可以存储于一计算机可读存储介质中，所述计算机程序在 相应的硬件平台上(如系统、设备、装置、器件等)执行，在执行时，包括方法实施例的步骤 之一或其组合。可选地，上述实施例的全部或部分步骤也可以使用集成电路来实现，这些步骤可 以被分别制作成一个个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电 路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。上述实施例中的各装置/功能模块/功能单元可以采用通用的计算装置来实现， 它们可以集中在单个的计算装置上，也可以分布在多个计算装置所组成的网络上。上述实施例中的各装置/功能模块/功能单元以软件功能模块的形式实现并作为 独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。上述提到的计算机 可读取存储介质可以是只读存储器，磁盘或光盘等。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求所述的保护范围为准。
权利要求
1.一种验证芯片处理器逻辑设计的系统，所述芯片包括输入接口、输出接口和处理器， 其特征在于，所述处理器加载有虚拟机程序，其中所述输入接口，用于读取以所述虚拟机程序可识别的语言开发的用于验证所述处理器 逻辑设计的验证用例；所述处理器，用于调用所述虚拟机程序执行所述输入接口读取的验证用例，得到执行 结果，并根据所述执行结果，生成逻辑设计的验证结果；所述输出接口，与所述处理器相连，用于输出所述逻辑设计的验证结果。
2.根据权利要求1所述的系统，其特征在于所述输入接口，还用于接收对所述输入接口已读取的验证用例更新后生成的新验证用例；其中所述处理器调用所述虚拟机程序删除所述输入接口已读取的验证用例，并调用所 述虚拟机程序执行所述新验证用例。
3.根据权利要求1或2所述的系统，其特征在于，所述芯片还包括存储器，其中 所述存储器，与所述处理器相连，用于存储所述输入接口读取的验证用例；其中所述输入接口向所述处理器发送所述验证用例；其中所述处理器向所述存储器 写入所述输入接口发送的验证用例；以及调用所述虚拟机程序执行所述存储器中的验证用 例。
4.根据权利要求3所述的系统，其特征在于，所述存储器为随机存储器。
5.根据权利要求1或2所述的系统，其特征在于，所述输入接口和输出接口中的至少一 个通过读卡器与外部设备相连。
6.一种验证芯片处理器逻辑设计的方法，其特征在于，包括芯片中的输入接口读取以所述虚拟机程序可识别的语言开发的用于验证所述处理器 逻辑设计的验证用例；所述芯片中的处理器调用该处理器内加载的虚拟机程序执行所述输入接口读取的验 证用例，得到执行结果，并根据所述执行结果，生成逻辑设计的验证结果； 所述芯片中的输出接口输出所述逻辑设计的验证结果。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括所述输入接口接收对所述输入接口已读取的验证用例更新后生成的新验证用例； 所述处理器调用所述虚拟机程序删除所述输入接口已读取的验证用例，并调用所述虚 拟机程序执行所述新验证用例。
8.根据权利要求6所述的方法，其特征在于，所述方法还包括 所述输入接口向所述处理器发送所述验证用例；所述处理器向所述存储器写入所述输入接口发送的验证用例； 其中所述处理器调用所述虚拟机程序执行所述存储器中的验证用例。
9.根据权利要求6所述的方法，其特征在于，所述存储器为随机存储器。
10.根据权利要求6或7所述的方法，其特征在于，所述输入接口和输出接口中的至少 一个通过读卡器与外部设备相连。
全文摘要
本发明提供一种验证芯片处理器逻辑设计的方法和系统，涉及计算机应用领域；所述系统中所述芯片包括输入接口、输出接口和处理器，其特征在于，所述处理器加载有虚拟机程序，其中所述输入接口，用于读取以所述虚拟机程序可识别的语言开发的用于验证所述处理器逻辑设计的验证用例；所述处理器，用于调用所述虚拟机程序执行所述输入接口读取的验证用例，得到执行结果，并根据所述执行结果，生成逻辑设计的验证结果；所述输出接口，与所述处理器相连，用于输出所述逻辑设计的验证结果。
文档编号G06F11/36GK102063371SQ20101061276
公开日2011年5月18日 申请日期2010年12月29日 优先权日2010年12月29日
发明者张靖, 王建, 王濯尘, 谷思庭 申请人:大唐微电子技术有限公司