高性能光中继器的制造方法

高性能光中继器的制造方法
【技术领域】
[0001]本公开一般涉及计算机发展的领域，并且更具体地涉及中继器。
【背景技术】
[0002]半导体处理和逻辑设计的发展允许可在集成电路设备上存在的逻辑的数量增加。作为必然结果，计算机系统配置从系统中的单个或多个集成电路演变成在个体集成电路上存在的多个核、多个硬件线程和多个逻辑处理器，以及与这样的处理器集成的其他接口。处理器或集成电路典型地包括单个物理处理器芯片，其中该处理器芯片可包括任意数量的核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等。
[0003]由于在较小封装件装入更多处理能力的较大能力，较小计算设备越来越流行。智能电话、平板电脑、超薄笔记本和其他用户设备呈指数增长。然而，这些较小设备依赖既用于数据存储又用于超越形状因子的复杂处理的服务器。因此，高性能计算市场(即，服务器空间)的需求也增加。例如，在现代服务器中，典型地不仅存在具有多个核的单个处理器，而且还存在多个物理处理器(也称为多个插座)用于提高计算能力。但随着处理能力连同计算系统中设备的数量增加，插座与其他设备之间的通信变得更加关键。
[0004]信号中继器和再驱动器电路可以在一些系统中实现来补偿对物理通道长度的限制。例如，设备可具有有限的驱动能力，从而限制可安全驱动信号的距离。此外，一些互连标准可以规定对于信号线的物理长度的限制。长距离线可分成两个或以上段，在段与段之间具有缓冲器或中继器。中继器可以包括重定时器和再驱动器。
【附图说明】
[0005]图1图示根据一个实施例的系统的简化框图，该系统包括串行点到点互连用于连接计算机系统中的I/O设备。
[0006]图2图示根据一个实施例的分层协议栈的简化框图。
[0007]图3图示事务描述符的实施例。
[0008]图4图示串行点到点链路的实施例。
[0009]图5图示潜在高性能互连(HPI)系统配置的实施例。
[0010]图6图示与HPI关联的分层协议栈的实施例。
[0011]图7图示示例状态机的表示。
[0012]图8图示示例电气有序集的表示。
[0013]图9图示示例控制超序列。
[0014]图10图示具有嵌入式控制窗口的链路层数据流。
[0015]图11图示代表系统(其包括用于连接两个装置的光学链路)的简化框图。
[0016]图12图不代表电气链路上的下拉的简化框图。
[0017]图13图示代表系统(其包括用于连接两个装置的光学链路)的简化框图。
[0018]图14图示代表系统(其包括用于连接两个设备的光学链路)中的复用和解复用块的简化框。
[0019]图15图示代表示例时钟控制器的简化框。
[0020]图16图示对于计算系统(其包括多核处理器)的框图的实施例。
[0021]图17图示对于计算系统(其包括多核处理器)的框图的另一个实施例。
[0022]图18图示对于计算系统(其包括多个处理器插座)的方框的实施例。
[0023]各种图中的类似标号和名称指示类似元件。
【具体实施方式】
[0024]在下列描述中，阐述许多特定细节，例如特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统部件、特定处理器流水线阶段、特定互连层、特定包/事务配置、特定事务名称、特定协议交换、特定链路宽度、特定实现和操作等的示例，以便提供本发明的全面理解。然而，不必采用这些特定细节来实践本公开的主旨，这对于本领域内技术人员可是明显的。在其他实例中，避免已知部件或方法的很详细描述，例如特定和备选处理器架构、对于描述的算法的特定逻辑电路/代码、特定固件代码、低级互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现、采用代码的算法的特定表达、特定掉电和选通技术/逻辑和计算机系统的其他特定操作细节以便避免不必要地混淆本发明。
[0025]尽管下列实施例可参考特定集成电路中(例如计算平台或微处理器)的能量节约、能量效率、处理效率等描述，其他实施例能适用于其他类型的集成电路和逻辑设备。本文描述的实施例的相似技术和教导可适用于其他类型的电路或半导体器件，其也可从这样的特征获益。例如，公开的实施例不限于服务器计算机系统、台式计算机系统、便携式电脑、Ultrabooks?，而还可在例如手持设备、智能电话、平板电脑、其他薄笔记本、片上系统(SOC)设备和嵌入式应用等其他设备中使用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数字拍摄装置、个人数字助理(PDA)和手持PC。在这里，对于高性能互连的相似技术可应用于在低功率互连中提高性能(或甚至节省电力)。嵌入式应用典型地包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机或可以执行下文教导的功能和操作的任何其他系统。此外，本文描述的装置、方法和系统不限于物理计算设备，而还可涉及对于能量节约和效率的软件优化。如将在下文的描述中变得很明显的，本文描述的方法、装置和系统的实施例(无论是关于硬件、固件、软件还是其组合)对于进一步与性能考虑平衡的‘绿色技术’是必不可少的。
[0026]随着计算系统的发展，其中的部件正变得更复杂。用于在部件之间耦合和通信的互连架构在复杂性上也增加来确保对于最佳部件操作满足带宽要求。此外，不同的市场细分需要互连架构的不同方面来适应对应市场的需求。例如，服务器需要更高的性能，而移动生态系统有时能够为了功率节省而牺牲整体性能。甚至，大部分构造的广义目的是以最大功率节省提供最高可能性能。此外，多种不同互连可以潜在地从本文描述的主旨获益。
[0027]除其他示例外，外围部件互连(PCI)高速(PCIe)互连构造架构和QuickPath互连(QPI)构造架构可以潜在地根据除其他示例外的本文描述的一个或多个原理来改进。例如，PCIe的主要目标是使来自不同供应商的部件和设备能够在开放架构中互操作，从而跨越多个市场细分:客户端(台式机和手机)、服务器(标准和企业)以及嵌入式和通信设备。PCI高速是对很多种未来计算和通信平台限定的高性能、通用I/o互连。一些PCI属性(例如它的使用模型、负载-贮存架构和软件接口)已经通过它的修订来维持，而先前的并行总线实现已经被高度能缩放的完全串行接口所取代。PCI高速的更近版本利用点到点互连、基于交换机的技术和封包化协议中的进展来交付新级别的性能和特征。功率管理、服务质量(QoS)、热插拔/热交换支持、数据完整性和错误处理属于PCI高速所支持的一些高级特征之中。尽管本文的主要论述参考新的高性能互连(HPI)架构，本文描述的本发明的方面可适用于其他互连架构，例如PCIe兼容架构、QPI兼容架构、MIPI兼容架构、高性能架构或其他已知互连架构。
[0028]参考图1，图示构造的实施例，其由互连一组部件的点到点链路组成。系统100包括处理器105和耦合于控制器中枢115的系统存储器110。处理器105可以包括任何处理元件，例如微处理器、主处理器、嵌入式处理器、协处理器或其他处理器。处理器105通过前端总线(FSB) 106耦合于控制器中枢115。在一个实施例中，FSB 106是如上文描述的串行点到点互连。在另一个实施例中，链路106包括串行差分互连架构，其与不同互连标准兼容。
[0029]系统存储器110包括任何存储器设备，例如随机存取存储器(RAM)、非易失性(NV)存储器或可被系统100中的设备访问的其他存储器。系统存储器110通过存储器接口 116耦合于控制器中枢115。存储器接口的示例包括双数据速率(DDR)存储器接口、双通道DDR存储器接口和动态RAM (DRAM)存储器接口。
[0030]在一个实施例中，控制器中枢115可以包括根中枢、根复合体或根控制器，例如在PCIe互连等级中。控制器中枢115的示例包括芯片集、存储器控制器中枢(MCH)、北桥、互连控制器中枢(ICH)、南桥和根控制器/中枢。术语芯片集通常指两个物理独立控制器中枢，例如耦合于互连控制器中枢(ICH)的存储器控制器中枢(MCH)。注意当前系统通常包括与处理器105集成的MCH，而控制器115采用如下文描述的相似的方式与I/O设备通信。在一些实施例中，对等路由可选地通过根复合体115来支持。
[0031]在这里，控制器中枢115通过串行链路119耦合于交换机/桥120。输入/输出模块117和121 (其也可称为接口 /端口 117和121)可以包括/实现分层协议栈以在控制器中枢115与交换机120之间提供通信。在一个实施例中，多个设备能够耦合于交换机120。
[0032]交换机/桥120将包/消息从设备125上游(朝着根复合体沿层级向上)路由到控制器中枢115和下游(即远离根控制器沿层级向下)、从处理器105或系统存储器110路由到设备125。在一个实施例中，交换机120称为多个虚拟PCI到PCI桥设备的逻辑组件。设备125包括要耦合于例如I/O设备、网络接□控制器(NIC)、插卡、音频处理器、网络处理器、硬驱动器、存储设备、⑶/DVD R0M、监视器、打印机、鼠标、键盘、路由器、便携式存储设备、Firewire设备、通用串行总线(USB)设备、扫描仪和其他输入/输出设备等电子系统的任何内部或外部设备或部件。通常在PCIe通俗语中，例如设备称为端点。尽管未具体示出，设备125可包括桥(例如，PCIe到PCI/PC1-X桥)，用于支持设备的遗留或其他版本或这样的设备所支持的互连构造。
[0033]图形加速器130还可以通过串行链路132耦合于控制器中枢115。在一个实施例中，图形加速器130耦合于MCH，其耦合于ICH。交换机120以及相应地I/O设备125然后耦合于ICH。I/O模块131和118也用于实现分层协议栈以在图形加速器130与控制器中枢115之间通信。与上文的MCH论述相似，图形控制器或图形加速器130自身可在处理器105中集成。
[0034]转向图2，图示分层协议栈的实施例。分层协议栈200可以包括任何形式的分层通信栈，例如QPI栈、PCIe栈、下一代高性能计算互连(HPI)栈或其他分层栈。在一个实施例中，协议栈200可以包括事务层205、链路层210和物理层220。接口(例如图1中的接口117、118、121、122、126和131)可表示为通信协议栈200。作为通信协议栈的表示也可称为实现/包括协议栈的模块或接口。
[0035]包可以用于在部件之间传递信息。包可以在事务层205和数据链路层210中形成以将信息从传输部件运送到接收部件。当传输包流过其他层时，它们被扩展有额外信息，用于在那些层处理包。在接收侧，出现逆过程并且包从它们的物理层220表示变换成数据链路层210表示并且最后(对于事务层包)变换成可以由接收设备的事务层205处理的形式。
[0036]在一个实施例中，事务层205可以在设备的处理核与互连架构(例如数据链路层210与物理层220)之间提供接口。在该方面，事务层205的主要责任可以包括组装和拆卸包(即，事务层包或TLP)。转化层205还可以管理对于TLP的基于信用的流控。在一些实现中，除其他示例外，还可以使用分离事务(即，具有通过时间分离的请求和响应的事务)，从而允许链路在目标设备聚集对于响应的数据时运送其他业务。
[0037]基于信用的流控可以用于利用互连构造来实现虚拟通道和网络。在一个示例中，设备可以对于事务层205中的接收缓冲器中的每个公告初始信用量。链路的相对端处的外部设备(例如图1中的控制器中枢115)可以对每个TLP所消耗的信用数量计数。如果事务未超出信用极限，可以传送事务。在接收响应时恢复一定信用量。除其他潜在优势外，这样的信用方案的优势的一个示例是信用回归的延时不影响性能(假定未遇到信用极限)。
[0038]在一个实施例中，四个事务地址空间可以包括配置地址空间、存储器地址空间、输入/输出地址空间和消息地址空间。存储器空间事务包括读请求和写请求中的一个或多个以将数据传输到存储器映射位点/从存储器映射位点传输数据。在一个实施例中，存储器空间事务能够使用两个不同的地址格式，例如短地址格式(例如32位地址)或长地址格式(例如64位地址)。配置空间事务可以用于访问连接到互连的各种设备的配置空间。对于配置空间的事务可以包括读请求和写请求。消息空间事务(或简单地，消息)还可以定义成支持互连代理之间的带内通信。因此，在一个示例实施例中，事务层205可以组装包标头/有效载荷206。
[0039]快速参考图3，图示事务层包描述符的示例实施例。在一个实施例中，事务描述符300可以是用于运送事务信息的机构。在该方面，事务描述符300支持系统中事务的识别。其他潜在使用包括跟踪默认事务排序的修改和事务与通道关联。例如，事务描述符300可以包括全局标识符字段302、属性字段304和通道标识符字段306。在图示的示例中，描绘全局标识符字段302，其包括局部事务描述符字段308和源标识符字段310。在一个实施例中，全局事务描述符302对于所有未决请求是唯一的。
[0040]根据一个实现，局部事务标识符字段308是由请求代理生成的字段，并且对于该请求代理需要完成的所有未决请求可以是唯一的。此外，在该示例中，源标识符310在互连层级内唯一地标识请求者代理。因此，连同源ID 310，局部事务标识符308字段提供在层级域内事务的全局识别。[0041 ] 属性字段304规定事务的特性和关系。在该方面，属性字段304潜在地用于提供额外信息，其允许事务默认处理的修改。在一个实施例中，属性字段304包括优先级字段312、保留字段314、排序字段316和非窥探字段318。在这里，优先级子字段312可由启动程序(initiator)修改来对事务指派优先级。保留属性字段314被保留以用于未来或供应商定义使用。使用优先级或安全属性的可能使用模型可使用保留属性字段来实现。
[0042]在该示例中，排序属性字段316用于供应可选信息，其传递可修改默认排序规则的排序类型。根据一个示例实现，排序属性“O”指示默认排序规则适用，其中排序属性“ I ”指示放宽排序，其中写可以超过在相同方向上的写，并且读完成可以超过在相同方向上的写。窥探属性字段318用于确定事务是否被窥探。如示出的，通道ID字段306识别事务与之关联的通道。
[0043]返回图2的论述，链路层210 (也称为数据链路层210)可以充当事务层205与物理层220之间的中间阶段。在一个实施例中，数据链路层210的责任是提供可靠机制用于在链路上的两个部件之间交换事务层包(TLP)。数据链路层210的一侧接受事务层205所组装的TLP、应用包序列标识符211 (S卩，识别号或包编号)、计算并且应用检错码(S卩，CRC212)并且将修改的TLP提交给物理层220用于跨物理到外部设备的传送。
[0044]在一个示例中，物理层220包括逻辑子块221和电气子块222，用于将包物理传送到外部设备。在这里，逻辑子块221负责物理层221的“数字”功能。在该方面，逻辑子块可以包括:传送段，用于准备出站信息以供物理子块222传送；和接收器段，用于在将接收信息传递到链路层210之前识别并且准备它。
[0045]物理块222包括传送器和接收器。传送器由逻辑子块221供应符号，传送器使这些符号串行化并且传送到外部设备上。接收器被供应有来自外部设备的串行化符号并且将接收信号变换成位流。该位流被去串行化(de-serialized)并且供应给逻辑子块221。在一个示例实施例中，采用8b/10b传送代码，其中传送/接收十位符号。在这里，特殊符号用于用帧223来使包成帧。另外，在一个示例中，接收器还提供从进入串行流恢复的符号时钟。
[0046]如上文规定的，尽管事务层205、链路层210和物理层220参考协议栈(例如PCIe协议栈)的特定实施例论述，分层协议栈未这样受限制。事实上，可包括/实现任何分层协议并且采用本文论述的特征。作为示例，表示为分层协议的端口 /接口可以包括:(1)用于组装包的第一层，即事务层；使包序列化的第二层，即链路层；和用于传送包的第三层，即物理层。作为特定示例，使用如本文描述的高性能互连分层协议。
[0047]接着参考图4，图示串行点到点构造的示例实施例。串行点到点链路可以包括用于传送串行数据的任何传送路径。在示出的实施例中，链路可以包括两个低压差分驱动信号对:传送对406/411和接收对412/407。因此，设备405包括用于将数据传送到设备410的传送逻辑406，和用于从设备410接收数据的接收逻辑407。也就是说，两个传送路径(即路径416和417)和两个接收路径(即路径418和419)被包括在链路的一些实现中。
[0048]传送路径指用于传送数据的任何路径，例如传送线、铜线、光学线、无线通信通道、红外通信链路或其他通信路径。两个设备(例如设备405和设备410)之间的连接称为链路，例如链路415。链路可支持一个通路-每个通路代表一组差分信号对(一对用于传送，一对用于接收)。为了对带宽定标，链路可聚集由xN指示的多个通路，其中N是任何支持的链路宽度，例如1、2、4、8、12、16、32、64或更宽。
[0049]差分对可以指用于传送差分信号的两个传送路径(例如线路416和417)。作为示例，当线路416从低电压水平切换到高电压水平(S卩，上升沿)时，线路417从高逻辑水平驱动到低逻辑水平(即，下降沿)。除其他示例优势外，差分信号潜在地证明更好的电气特性，例如更好的信号完整性，即，交叉耦合、电压过冲/下冲、成环(ringing)。这允许更好的定时窗口，其实现更快传送频率。
[0050]在一个实施例中，提供新的高性能互连(HPI)。HPI可以包括下一代高速缓存一致、基于链路的互连。作为一个示例，HPI可在包括在系统中的高性能计算平台(例如工作站或服务器)中使用，其中PCIe或另一个互连协议典型地用于连接处理器、加速器、I/O设备及类似物。然而，HPI不这样受限制。相反，HPI可在本文描述的系统或平台中的任何之中使用。此外，开发的个体思想可适用于其他互连和平台，例如PCIe、MIP1、QPI等。
[0051]为了支持多个设备，在一个示例实现中，HPI可以包括指令集架构(ISA)，混合的(即，HPI能够在多个不同设备中实现)。在另一个情景中，HPI也可用于连接高性能I/O设备，而只是处理器或加速器。例如，高性能PCIe设备可通过合适的转化桥(即HPI到PCIe)而耦合于HPI。此外，HPI链路可由若干基于HPI的设备(例如处理器)采用各种方式(例如，星型、环型、网格，等)使用。图5图示多个潜在多插座配置的示例实现。双插座配置505如描述的那样可以包括两个HPI链路；然而，在其他实现中，可使用一个HPI链路。对于较大拓扑，可以使用任何配置，只要标识符(ID)可指派并且除其他额外或替代特征外还存在某一形式的虚拟路径即可。如示出的，在一个示例中，四插座配置510具有从每个处理器到另一个的HPI链路。但在配置515中示出的八插座实现中，不是每个插座都通过HPI链路直接连接到彼此。然而，如果在处理器之间存在虚拟路径或通道，配置受到支持。一系列受支持的处理器在本地域中包括2-32个。除其他示例外，通过使用多个域或节点控制器之间的其他互连来达到更高数量的处理器。
[0052]HPI架构包括分层协议架构的定义，其在一些示例中包括协议层(一致、不一致以及可选地，其他基于存储器的协议)、路由层、链路层和物理层。此外，除其他示例外，HPI可以进一步包括与功率管理器(例如功率控制单元(P⑶))、测试和调试(DFT)设计、故障处理、寄存器、安全性相关的增强。图5图示示例HPI分层协议栈的实施例。在一些实现中，在图5中图示的层中的至少一些可以是可选的。每个层应对它自己的粒度级或量子级的信息(具有包630的协议层605a、b，具有flit 635的链路层610a、b，和具有phit 640的物理层605a、b)。注意包在一些实施例中可基于实现包括部分flit、单个flit或