处理器1870还包括点到点(P-P)接口 1876和1878作为它的总线控制器单元的部分；相似地，第二处理器1880包括P-P接口 1886和1888。处理器1870、1880可使用P-P接口电路1878、1888经由点到点(P-P)接口 1850来交换信息。如在图18中示出的，IMC 1872和1882使处理器耦合于相应的存储器，即存储器1832和存储器1834，其可以是本地附连到相应处理器的主存储器的部分。
[0171]处理器1870、1880每个使用点到点接口电路1876、1894、1886、1898经由个体P-P接口 1852、1854而与芯片集1890交换信息。芯片集1890还经由接口电路1892沿高性能图形互连1839与高性能图形电路1838交换信息。
[0172]在处理器中或两个处理器外部可包括共享高速缓存(未示出)；仍然经由P-P互连与处理器连接，使得如果处理器被置于低功率模式则任一或两个处理器的本地高速缓存信息都可存储在共享高速缓存中。
[0173]芯片集1890可经由接口 1896耦合于第一总线1816。在一个实施例中，第一总线1816可以是外围部件互连(PCI)总线，或例如PCI高速总线或另一个第三代I/O互连总线等总线，但本发明的范围不这样受限制。
[0174]如在图18中示出的，各种I/O设备1814连同总线桥1818—起耦合于第一总线1816，该总线桥1818可使第一总线1816耦合于第二总线1820。在一个实施例中，第二总线1820可以是低引脚计数(LPC)总线。各种设备耦合于第二总线1820，其包括例如键盘/鼠标1822、通信设备1827和存储单元1828，例如盘驱动器或其他大容量存储设备，其在一个实施例中可包括指令/代码和数据1830。此外示出音频I/O 1824，其耦合于第二总线1820。注意其他架构是可能的，其中包括的部件和互连架构变化。例如，代替图18的点到点架构，系统可实现多点总线或其他这样的架构。
[0175]尽管已经关于有限数量的实施例描述本发明，本领域内技术人员将意识到从其处的许多修改和变化。规定附上的权利要求涵盖所有这样的修改和变化，它们落入本发明的真正精神和范围内。
[0176]设计可经历各种阶段，从创建到模拟到制造。代表设计的数据可采用许多方式来代表该设计。首先，如在模拟中有用的，硬件可使用硬件描述语言(HDL)或另一个功能描述语言来表示。另外，具有逻辑和/或晶体管门的电路级模型可在设计过程的某些阶段产生。此外，大部分设计在某个阶段达到代表硬件模型中各种设备的物理布局的数据水平。在其中使用常规半导体制造技术的情况下，代表硬件模型的数据可以是规定对用于生产集成电路的掩模的不同掩模层上的各种特征存在或不存在的数据。在一些实现中，这样的数据可采用数据库文件格式存储，例如图形数据系统II (GDS II)、开放艺术品系统互换标准(OASIS)或相似格式。
[0177]在一些实现中，除其他示例外，基于软件的硬件模型和HDL以及其他功能描述语言对象可以包括寄存器传输语言(RTL)文件。这样的对象可以是机器可解析的，使得设计工具可以接受HDL对象(或模型)、就描述的硬件的属性来解析HDL对象并且从对象确定物理电路和/或片上布局。设计工具的输出可以用于制造物理设备。例如，设计工具可以从HDL对象确定各种硬件和/或固件元件的配置，除将被实现以便实现在HDL对象中模型化的系统的其他属性外例如宽度、寄存器(其包括大小和类型)、存储器块、物理链路路径、构造拓扑。设计工具可以包括用于确定片上系统(SoC)和其他硬件设备的拓扑和构造配置的工具。在一些实例中，HDL对象可以用作用于开发可以被制造设备使用来制造描述的硬件的模型和设计文件的基础。确实，HDL对象本身可以作为对制造系统软件的输入而提供来导致描述的硬件。
[0178]在设计的任何表示中，数据可采用任何机器可读介质的形式存储。存储器或例如盘等磁性或光学存储可以是用于存储经由光或电波传送的信息的机器可读介质，调制或用别的方式产生该光或电波来传送这样的信息。当传送指示或携带代码或设计的电载波时，就执行电信号的复制、缓冲或重传来说，做出新的副本。从而，通信提供商或网络提供商可将例如编码到载波内的信息等物品存储在有形、机器可读的介质上(至少暂时地)，其体现本发明的实施例的技术。
[0179]如本文使用的模块指硬件、软件和/或固件的任何组合。作为示例，模块包括硬件，例如微控制器，其与非暂时性介质关联来存储适于由该微控制器执行的代码。因此，在一个实施例中对模块的引用指硬件，其具体配置成识别和/或执行在非暂时性介质上保持的代码。此外，在另一个实施例中，模块的使用指包括代码的非暂时性介质，该代码具体适于由微控制器执行来执行预定的操作。并且如可以推断的，在再另一个实施例中，术语模块(在该示例中)可指微控制器和非暂时性介质的组合。通常，图示为分开的模块边界通常变化并且潜在地重叠。例如，第一和第二模块可共享硬件、软件、固件，或其组合，同时潜在地保留一些独立硬件、软件或固件。在一个实施例中，术语逻辑的使用包括例如晶体管、寄存器等硬件或例如可编程逻辑设备等其他硬件。
[0180]在一个实施例中，短语‘配置成’的使用指设置、装配、制造、推销、进口和/或设计装置、硬件、逻辑或元件来执行指定或确定的任务。在该示例中，不在操作的装置或其元件如果它被设计、耦合和/或互连来执行所述指定任务则仍然‘配置成’执行指定任务。作为纯粹说明性的示例，逻辑门在操作期间可提供O或I。但‘配置成’向时钟提供启用信号的逻辑门不包括可提供I或O的每个潜在的逻辑门。相反，逻辑门是采用在操作期间I或O输出要启用时钟的某个方式耦合的一个。再一次注意术语‘配置成’的使用不要求操作，而相反集中在装置、硬件和/或元件的潜伏状态，其中在潜伏状态中，装置、硬件和/或元件设计成当装置、硬件和/或元件操作时执行特别任务。
[0181]此外，在一个实施例中，短语‘以’、‘能够’和或‘可操作以’的使用指一些装置、逻辑、硬件和/或元件采用能够以采用规定方式使用这些装置、逻辑、硬件和/或元件这样的方式设计。如上文注意以、能够或可操作成在一个实施例中的使用指装置、逻辑、硬件和/或元件的潜伏状态，其中装置、逻辑、硬件和/或元件不操作但采用能够采用规定的方式使用设备这样的方式设计。
[0182]如本文使用的值包括数字、状态、逻辑状态或二进制逻辑状态的任何已知表示。通常，逻辑水平、逻辑值或逻辑值的使用也称为I和0，其简单地表示二进制逻辑状态。例如，I指高逻辑水平并且O指低逻辑水平。在一个实施例中，例如晶体管或闪存单元等存储单元可能够保持单个逻辑值或多个逻辑值。然而，在计算机系统中已经使用了值的其他表示。例如，十进制数字十也可表示为1010的二进制值和十六进制字母A。因此，值包括能够保持在计算机系统中的信息的任何表示。
[0183]此外，状态可由值或值的部分表示。作为示例，例如逻辑一等第一个值可代表默认或初始状态，而例如逻辑零等第二个值可代表非默认状态。另外，术语重设和设置在一个实施例中分别指默认和更新的值或状态。例如，默认值潜在地包括高逻辑值，即重设，而更新值潜在地包括低逻辑值，即设置。注意可使用值的任何组合来代表任何数量的状态。
[0184]上文阐述的方法、硬件、软件、固件或代码的实施例可经由存储在机器可访问、机器可读、计算机可访问或计算机可读介质上、可由处理元件执行的指令或代码实现。非暂时性机器可访问/可读介质包括采用可由例如计算机或电子系统等机器读取的形式提供(即，存储和/或传送)信息的任何机构。例如，非暂时性机器可访问介质包括随机存取存储器(RAM)，例如静态RAM (SRAM)或动态RAM (DRAM) ；R0M ;磁性或光学存储介质；闪速存储器设备；电存储设备；光存储设备；声存储设备；用于保持从暂时(传播的)信号(例如，载波、红外信号、数字信号)接收的信息的其他形式的存储设备；等等，其要与可从其处接收信息的非暂时性介质区别开。
[0185]用于为逻辑编程来执行本发明的实施例的指令可存储在系统中的存储器内，例如DRAM、高速缓存、闪存或其他存储等。此外，这些指令可以经由网络或通过其他计算机可读介质而分发。从而机器可读介质可包括用于采用由机器(例如，计算机)可读的形式存储或传送信息的任何机构，但不限于软盘、光盘、压缩盘只读存储器(CD-ROM)和磁光盘、只读存储存储器(ROM)、随机存取存储器(RAM)、可擦除可编程只读存储器(EPR0M)、电可擦除可编程只读存储器(EEPROM),磁或光卡、闪速存储器或有形的机器可读存储，其在经由电、光、声或其他形式的传播信号(例如，载波、红外信号、数字信号等)在互联网上传送信息中使用。因此，计算机可读介质包括任何类型的有形机器可读介质，其适合于采用由机器(例如，计算机)可读的形式存储或传送电子指令或信息。
[0186]下面的示例关于根据该说明书的实施例。一个或多个实施例可提供方法、装置、系统、机器可读存储、机器可读介质、基于硬件和/或软件的逻辑(例如，通路监视器)，其中特定光学元件在特定光学链路上从另一个光学元件接收特定光学信号，其中该特定信号识别要由另一光学元件在第一电气链路上检测的第一设备的下拉电压的检测。合成下拉电压基于特定光学信号在第二电气链路的出站通路上生成，其中光学元件要通过第二电气链路耦合于第二设备。特定光学元件可以进一步在第二电气链路的第一入站通路上从第二设备接收第一信号、在第二电气链路的第二入站通路上从第二设备接收第二信号以及在特定光学链路上使第一和第二信号复用以向第一设备发送第一和第二信号。
[0187]在至少一个示例中，特定光学信号包括低频信号。
[0188]在至少一个示例中，第一和第二信号包括超序列以供在检测链路状态中使用。
[0189]在至少一个示例中，检测链路状态要基于合成下拉信号而进入。
[0190]在至少一个示例中，超序列包括电气有序集的重复序列和若干训练序列。
[0191]在至少一个示例中，特定光学信号在入站光学通道上接收，并且第一和第二信号在光学链路的出站通道上复用。
[0192]在至少一个示例中，接收特定光学信号并且合成下拉信号在接收器检测链路状态中提供。
[0193]在至少一个示例中，对于接收器检测链路状态期间的下拉电压来监测第一电气链路。
[0194]在至少一个不例中，第一和第二信号包括嵌入式时钟信号，并且嵌入式时钟基于第二设备本地的晶体并且充当第一和第二设备的参考时钟。
[0195]在至少一个示例中，特定光学元件将复位进入信号转发到第一设备，该复位进入信号导致转变到复位状态，并且复位进入信号指示在复位状态期间第一设备从嵌入式时钟切换到第一设备本地的时钟。
[0196]一个或多个实施例可提供装置、系统、机器可读存储、机器可读介质、基于硬件和/或软件的逻辑和方法，该方法用于在光学链路的特定通路上接收信号、将信号解复用成多个信号、将该多个信号映射到电气链路的多个电气通路、识别信号的一部分对应于电气有序集、使多个信号在多个电气通路上对准以及在多个电气通路上将多个信号传送到多个设备。
[0197]在至少一个示例中，确定多个信号到多个电气通路上的初始映射。从电气有序集确定初始映射是不正确的。初始映射移位到多个信号到多个电气通路上的最后映射。
[0198]在至少一个示例中，电气有序集包括EIEOS。
[0199]在至少一个示例中，信号源自另一个设备并且在包括另一多个电气通路的另一个电气链路上发送。
[0200]在至少一个示例中，提供下拉电压检测器来检测多个电气通路中的一个或多个上的下拉电压，并且提供下拉信号发生器以在光学链路上发送信号来向光学元件指示下拉电压。
[0201 ] 在至少一个示例中，光学元件基于信号生成合成下拉电压。
[0202]在至少一个示例中，下拉电压检测器确定是否声称下拉电压长于定义的持续时间，并且信号响应于声称下拉电压长于定义的持续时间这一确定而发送。
[0203]—个或多个实施例可提供系统，其包括第一设备、通过第一电气链路(其包括第一多个电气通路)耦合于第一设备的第一光学元件、通过光学链路耦合于第一光学元件的第二光学元件以及通过第二电气链路(其包括第二多个通路)耦合于第二光学元件的第二设备。光学链路可以包括:一个或多个第一光学通路，用于将数据从第一光学元件发送到第二光学元件；和一个或多个第二光学通路，用于将数据从第二光学元件发送到第一光学元件。第二光学元件在特定光学链路上从第一元件接收特定信号并且基于该特定信号在第二电气链路的出站通路上生成合成下拉电压。该合成下拉信号识别在第一电气链路上由第一光学元件对第一设备的下拉电压的检测。
[0204]在至少一个示例中，第一光学元件将合成下拉电压解释为握手、基于该握手来退出接收器检测状态、在第一多个电气通路上从第一设备接收信号以及使来自第一多个电气通路中的两个或以上的信号复用到光学链路的单个光学通路上。信号在光学链路上发送以交付给第二设备。
[0205]在该整个说明书中对“一个实施例”或“实施例”的引用意思是连同实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。从而，短语“在一个实施例中”或“在实施例中”在该整个说明书中各种地方的出现不一定都指相同的实施例。此外，特定特征、结构或特性采用任何适合的方式在一个或多个实施例中组合。
[0206]在前面的说明书中，参考具体示范性实施例给出详细描述。然而，可对其做出各种修改和改变而不偏离如附上的权利要求中阐述的本发明更广泛的精神和范围，这将是明显的。说明书和图因此要在说明性意义而非限制性意义上考虑。此外，实施例和其他示范性语言在前面的使用不一定都指相同的实施例或相同的示例，而可指不同且截然不同的实施例，以及潜在地相同的实施例。
【主权项】
1.一种用于传递数据的装置，所述装置包括: 特定光学元件，用于: 在特定光学链路上从另一个光学元件接收特定光学信号，其中所述特定信号识别第一设备的下拉电压的检测，所述第一设备的下拉电压要由另一个光学元件在第一电气链路上检测； 基于所述特定光学信号在第二电气链路的出站通路上生成合成下拉电压，其中所述光学元件要通过所述第二电气链路耦合于第二设备； 从所述第二设备接收第一信号，其中所述第一信号在所述第二电气链路的第一入站通路上被接收； 从所述第二设备接收第二信号，其中所述第二信号在所述第二电气链路的第二入站通路上被接收；以及 在特定光学链路上使所述第一和第二信号复用以向所述第一设备发送所述第一和第二信号。2.如权利要求1所述的装置，其中所述特定光学信号包括低频信号。3.如权利要求1所述的装置，其中所述第一和第二信号包括超序列以供在检测链路状态中使用。4.如权利要求3所述的装置，其中基于合成下拉信号而进入所述检测链路状态。5.如权利要求3所述的装置，其中所述超序列包括电气有序集的重复序列和若干训练序列。6.如权利要求1所述的装置，其中所述特定光学信号在入站光学通道上被接收，并且所述第一和第二信号在所述光学链路的出站通道上复用。7.如权利要求1所述的装置，其中接收所述特定光学信号并且所述合成下拉信号在接收器检测链路状态中提供。8.如权利要求7所述的装置，其中在所述接收器检测链路状态期间对于下拉电压来监测所述第一电气链路。9.如权利要求1所述的装置，其中所述第一和第二信号包括嵌入式时钟信号，并且所述嵌入式时钟基于所述第二设备本地的晶体并且充当所述第一和第二设备的参考时钟。10.如权利要求9所述的装置，其中所述特定光学元件将复位进入信号转发到所述第一设备，所述复位进入信号导致转变到复位状态，并且所述复位进入信号指示在所述复位状态期间所述第一设备从所述嵌入式时钟切换到所述第一设备本地的时钟。11.一种用于传递数据的装置，所述装置包括: 接收器，用于在光学链路的特定通路上接收信号； 解复用器，用于将所述信号解复用成多个信号并且将所述多个信号映射到电气链路的多个电气通路上； 对准逻辑，用于识别所述信号的一部分对应于电气有序集并且使所述多个信号在所述多个电气通路上对准；以及 传送器，用于在所述多个电气通路上将所述多个信号传送到特定设备。12.如权利要求11所述的装置，其中所述解复用器用于: 确定所述多个信号到所述多个电气通路上的初始映射； 从所述电气有序集确定所述初始映射是不正确的；以及 使所述初始映射移位到所述多个信号到所述多个电气通路上的最后映射。13.如权利要求11所述的装置，其中所述电气有序集包括EIEOS。14.如权利要求11所述的装置，其中所述信号源自另一个设备并且在包括另一多个电气通路的另一个电气链路上被发送。15.如权利要求11所述的装置，其进一步包括: 下拉电压检测器，用于检测所述多个电气通路中的一个或多个上的下拉电压； 下拉信号发生器，用于在所述光学链路上发送信号来向光学元件指示所述下拉电压。16.如权利要求15所述的装置，其中所述光学元件基于所述信号生成合成下拉电压。17.如权利要求15所述的装置，其中所述下拉电压检测器确定是否声称所述下拉电压长于定义的持续时间，并且所述信号响应于声称所述下拉电压长于所述定义的持续时间这一确定而被发送。18.一种用于传递数据的方法，所述方法包括: 在特定光学链路上从另一个光学元件接收特定光学信号，其中所述特定信号识别第一设备的下拉电压的检测，所述第一设备的下拉电压要由另一个光学元件在第一电气链路上检测； 基于所述特定光学信号在第二电气链路的出站通路上生成合成下拉电压，其中所述光学元件要通过所述第二电气链路耦合于第二设备； 从所述第二设备接收第一信号，其中所述第一信号在所述第二电气链路的第一入站通路上被接收； 从所述第二设备接收第二信号，其中所述第二信号在所述第二电气链路的第二入站通路上被接收；以及 在特定光学链路上使所述第一和第二信号复用以向所述第一设备发送所述第一和第二信号。19.一种系统，其包括用于执行如权利要求18所述的方法的部件。20.如权利要求19所述的系统，其中所述部件包括逻辑，所述逻辑的至少一部分在硬件逻辑中，所述逻辑执行如权利要求18所述的方法。21.一种系统，其包括: 第一设备； 第一光学元件，其通过第一电气链路耦合于所述第一设备，所述第一电气链路包括第一多个电气通路； 第二光学元件，其通过光学链路耦合于所述第一光学元件； 第二设备，其通过第二电气链路耦合于所述第二光学元件，所述第二电气链路包括第二多个通路； 其中所述光学链路可以包括:一个或多个第一光学通路，用于将数据从所述第一光学元件发送到所述第二光学元件；和一个或多个第二光学通路，用于将数据从所述第二光学元件发送到所述第一光学元件； 其中所述第二光学元件用于: 在特定光学链路上从所述第一元件接收特定信号，其中所述合成下拉信号识别由所述第一光学元件对所述第一电气链路上所述第一设备的下拉电压的检测；以及基于所述特定信号在所述第二电气链路的出站通路上生成合成下拉电压。22.如权利要求21所述的系统，其中所述第一光学元件: 将所述合成下拉电压解释为握手； 基于所述握手来退出接收器检测状态； 在所述第一多个电气通路上从所述第一设备接收信号；以及 使来自所述第一多个电气通路中的两个或以上的信号复用到所述光学链路的单个光学通路上，其中所述信号在所述光学链路上被发送以交付给所述第二设备。
【专利摘要】本公开涉及高性能光中继器。光学元件通过第二电气链路耦合于第二设备。特定光学元件进一步在第二电气链路的第一入站通路上从第二设备接收第一信号、在第二电气链路的第二入站通路上从第二设备接收第二信号以及在特定光学链路上使第一和第二信号复用以向第一设备发送第一和第二信号。
【IPC分类】H04B10/40, H04B10/291
【公开号】CN105721057
【申请号】CN201510802308
【发明人】方旌, 吴佐国, V.伊耶
【申请人】英特尔公司
【公开日】2016年6月29日
【申请日】2015年11月19日
【公告号】EP3035563A1, US20160182154