专利名称：用于分布式同步时钟架构的抖动减少方法和设备的制作方法
技术领域：
本发明涉及一种提供基于版本3的通用串行总线(USB)架构(或USB3.0)的、具有连通性的同步和时序系统的方法和设备，该系统具体地但决不是排它地用于提供在本地环境或分布式方案中以必要的任意程度同步的测试和测量设备、仪器接口和过程控制设备的时钟、数据采集以及自动化和控制。
背景技术：
版本2. 0的USB规范和包括版本2. 0的USB规范旨在以开放的架构促进来自不同厂商的装置的互操作。USB 2.0数据利用采用两条导线的信号电平之差的形式的差分信令 (即其中这两条导线传送信息)来编码。USB 2.0规范旨在作为对PC架构、跨越便携的环境、台式和家用环境的增强。不过，USB是用户集中的，因此USB 2. 0规范缺少用于使装置同步达到任意高精度的机制。几种提案曾尝试去解决这种和其它的不足。例如，第6，343，364号美国专利 (Leydier等人)公开了一种对被引导到智能卡读取器的USB通信流进行频率锁定的实施例。该文件披露了与USB SYNC和包ID流比较的本地、自由运行的时钟；其周期被更新以匹配这个频率，从而产生1. 5MHz的标称频率的本地时钟。这提供了足以将智能卡信息读取到主机PC内的同步程度，但这种方法面向智能卡读取器，因而不能解决装置间的同步。WO 2007/092997 Ouster等人)公开了允许在USB装置上产生精确的时钟频率、而不考虑主机PC中时钟的精确性的同步USB装置。USB SOF包被USB装置解码，并被处理作为时钟载波信号，而不是充当时钟基准。载波信号，一旦从USB通信流被解码，将与比例因子(scaling factor)结合以产生同步信息，从而合成时钟频率精确控制的本地时钟信号。以这种方式，相比载波信号的有点不确定的频率，本地时钟信号的频率可更加精确。据说这种布置能够产生达到任意高频的本地时钟信号，例如几十兆赫的时钟频率，因此能够确保连接至给定USB的每个装置的本地时钟在频率上同步。第10/620，769号美国申请也披露了一种方法和设备，从而通过测量信号从主机到每个装置的传播时间并在每个USB装置上提供时钟相位补偿以进一步使多个本地时钟在相位上同步。美国专利申请12/279，328 Ouster等人)披露了多个USB装置的本地时钟与从另一个接口接收的时间基准同步。在一个实施方式中，USB装置包含本地时钟，该本地时钟与使用IEEE-1588协议经过以太网而外部提供的时间标记同步。在又一个实施方式中，USB装置的时钟与来自全球定位系统(GPS)同步化时钟的时间基准同步。所有上面的系统都适用于常规的USB 2. 0，并同样地限于几个领域中。由于设备响应超时，USB 2.0在范围上被限制。这是USB主机控制器响应来自所述USB主机控制器的请求而分配从给定的USB装置接收信号的时间窗。因此USB 2. 0的物理长度接近25m。2008年11月发布了 USB 3. 0规范，其也关注于消费者应用。USB 3. 0规范对USB 架构做出了显著的改变。具体来说，上述的背景技术同步配置将不适用于新的5(ib/S协议 (称作“超高速USB” )，因为该协议废除了用于SOF包的广播机制。USB 3.0在同一连接电缆上限定了两个并行且独立的USB总线。首先，USB 2. 0总线(对于后面的兼容性)保持不变并提供低速(1.5Mb/s)、全速(12Mb/s)和高速080Mb/ s)协议。第二总线-对于5(ib/S通信流-提供超高速USB。除了总线到给定USB装置的操作是互斥的之外，这些总线独立地工作。也就是说，如果超高速连接是可能的，则USB 2.0 总线就与该装置断开。在图1中以10来示意性描述USB 3. 0的双总线架构。包括USB主机控制器14的个人计算机12通过第一 USB 3.0从属电缆(compliant cable) 18被连接到USB 3. 0集线器16 ；USB 3. 0装置20通过第二 USB 3. 0从属电缆M被连接到USB 3. 0集线器16的下游端口 22。USB主机控制器14包括USB 2. 0主机沈和超高速主机28两者。这两个主机26、 观彼此独立，且每个主机沈、观能够连接多达127个装置(包括集线器)。USB 3.0从属电缆为复合电缆，包含USB 2.0从属电缆和一串能够传送超高速信号的屏蔽导线。于是，USB 3. 0从属电缆18包括USB 2. 0从属电缆30和屏蔽导线32。USB 3.0集线器16包含USB 2. 0集线器功能元件；34和超高速集线器功能元件36， 每个功能元件通过复合电缆18都被直接地连接到其各自的主机沈、28。USB 3. 0装置20 包含USB 2. 0装置功能元件38和超高速装置功能元件40，每个功能元件通过复合电缆M 都向后连接到其各自的USB 3. 0集线器16的集线器功能元件34、36。在列举的USB 3. 0装置20处，超高速主机28针对超高速装置功能元件00)的存在进行检查。如果发现超高速装置，则建立连接。如果未发现超高速装置(如仅将USB 2.0 装置连接到端口 22的情况)，则USB 2. 0主机沈针对USB 2. 0装置功能元件(38)在装置 20中的存在进行检查。一旦主机控制器14确定哪个装置功能元件被连接，则其指示USB 3. 0集线器16对应于是USB 2. 0装置功能元件38还是超高速装置功能元件40被附接而仅仅启动下游端口 22的通信。这意味着在任意一个时间两个并行总线中仅仅一个与例如 USB 3. 0装置20的终端装置处于操作状态。此外，超高速USB具有不同于USB 2.0总线的架构。由于高比特率，相当高速的通信系统消耗了大量的能量。超高速USB的设计要求是较低的功耗以延长用户装置的电池寿命。这已导致USB 2. 0的先前广播设计发生改变超高速不是广播总线，而是将通信包指向系统中特定的节点，并切断空闲链路上的通信。这严重影响了例如第12/279，3 号美国专利申请的同步配置的任意扩展，该美国专利申请的用于同步装置的方法和设备是基于在总线上被传递至每个装置的广播时钟载波信号，该信号不适于超高速USB。超高速集线器功能元件起着装置到主机(或上游端口)和主机到装置(或下游端口)的作用。这意味着超高速集线器功能元件起着缓冲和调度其下游端口上的交易的作用，而不仅仅起着中继器的作用。同样地，超高速集线器功能元件也起着调度上游端口上的交易的作用。因此，负荷重的集线器功能元件会在通过系统传输包时增加显著的非确定性延迟。这也阻止了例如第12/279，328号美国专利申请的USB 2. 0同步配置在超高速USB 上操作的使用。USB 2.0不成熟的等时同步在USB 3. 0规范中显著得到了改善。打开主机控制器和USB装置之间的等时通信管道保证在每个服务间隔中通信管道的固定带宽分配。USB 3.0的等时协议包含所谓的等时时间戳包(ITP)，该时间戳包以稍微规则的间隔被发送到每个等时端点，并且包含在主机控制器的时域中由USB主机物理层(Wiy)进行的ITP交易的开始的时间戳。该等时时间戳包精确到大约25ns。超高速USB切断空闲链路以保存能量，但为了接收等时时间戳包，链路必须是有源的。因此，主机控制器必须保证在等时时间戳包的传输之前到装置的所有链路处于完全有源模式(称作电源状态U0)。遗憾的是，等时时间戳包会在沿着USB网络的传播中被延迟。USB 3. 0也未提供确定包在超高速USB中的传播时间的方法，因此没有方法精确地知道在不同USB装置上的时域之间的相位关系。期望几百纳秒的相位差为最佳情况，利用超高速USB使其对于仪器化或其他精度时序要求是不切合实际的。第5，566，180号美国专利(Eidson等人)公开了一种同步时钟的方法，其中通信网络上的一串装置互相传送它们的本地时间，且由消息群确定网络传播时间。Eidson的进一步公开(第6，278，710,6, 665，316,6, 741，952和7，251，199号美国专利)扩展了这种概念，但仅仅致力于其中同步消息的恒流经由因特网在分布式仪器网络的每个节点之间传递的同步配置。这样连续的发送消息消耗了带宽，并且将可能的同步化的精确度限制到在点对点的布置中为几百纳米秒和在常规的交换式子网中为更低的精确度(通常微秒)。应当理解的是，在本公开中术语“时钟信号”和“同步”用于指代时钟信号、触发信号、延迟补偿信息以及传播时间测量信息。还应当理解的是，在本公开中“时间的概念”用于表示出现时间(epoch)或“实际时间”，也可用于指代时钟信号和相关出现时间的结合。
发明内容
本发明的一般目的在于根据USB3规范实现多个USB装置的精确性同步，达到预定义的最大值。因此，根据第一广义方面，本发明提供一种减少同步USB装置的本地时钟中的抖动的方法，该同步USB装置被附接至USB集线器，该方法包括使用所述USB集线器观测USB数据流(是超高速USB数据流还是非超高速USB数据流)，所述数据流具有数据流比特率；所述USB集线器对所述USB数据流中的周期性信号结构解码；所述USB集线器响应对所述周期性信号结构解码而产生事件信号；和所述USB集线器将其本地时钟的频率锁定到所述周期性事件信号(从而该周期性事件信号提供基准，USB集线器的锁相环本地时钟将其频率同步于该基准)；其中USB集线器的时钟适于大致上以比特率的频率的整数倍而作为USB集线器的电路的计时源(clocking source)。同步USB装置通常通过将本地时钟锁定到数据流内包含的周期性数据结构而操作。通常，USB帧起始(SOF)包被用作周期性数据结构，在高速USB的情况中以IkHz或SkHz
7的频率出现。这种相对低的频率信号被USB装置使用，以利用PLL架构锁定所附接的USB 装置的本地时钟。本地时钟的频率通常在几十MHz范围内。由于标准的USB集线器处理数据并将数据从上游端口转发到下游端口，因此会损害多个USB装置的同步。本发明的另一个目的是提供一种用于减少同步化USB装置的本地时钟中抖动的方法。USB集线器包含它们自有的自由运行的时钟，时钟用于对来自总线的数据解码，然后对位于输出端口(上游或下游)上的数据重复计时。结果，从主机传送到所有装置的周期性时钟载波信号，例如帧起始(SOF)令牌，通常在离开集线器时具有比其到达集线器时所具有的更大的时序抖动。在USB高速集线器以480Mb/s运行的情况下，本地集线器时钟和SOF包之间的随机相位关系根据所采用的重复计时配置可产生多达一个比特时间或大约4ns的输出SOF抖动。基准时钟信号上的如此大的不确定抖动对锁相环控制系统来说是有问题的，且显著增加最终的时钟稳定性。级联集线器加重了该问题，每一层可能增加如s的抖动。此外，在本地集线器时钟速率和USB数据流的比特率(或主机时钟的速率(或SOF 速率))之间存在拍频效应。如果在这两个时钟的频率上有大的差，则通过多个循环观测时，集线器的输出SOF抖动本质上是随机的，且该效应可利用简单的电滤波器或统计学技术而被过滤掉。当本地集线器时钟的频率接近主机时钟的频率，或一个变得接近于另一个的整数倍时，拍频效应出现。当一个时钟的频率紧密接近另一个频率的倍数时，看起来集线器的时钟将漂入和漂出SOF令牌的导引边缘的相位。该结果是，当时钟处于同相条件时，具有最小的输出相位误差，但由于信号几乎完全异相，因此输出相位误差将被最大化。因此，由于主机时钟和各个集线器时钟之间的周期性相位关系，在不同USB集线器上的USB装置的同步时钟将表现出明显的拍频效应。该效应将随着与这两个时钟的拍频一致的USB装置间抖动中的周期性变化而使其显现出来。应当注意，具有使时钟抖动最小化的两种情况。在第一种情况下，两个时钟完全同步且被锁到一起，或在时钟之间具有恒定的相位关系(整数倍关系)。在这些条件下，不存在随时间而定的重复计时误差。在第二种情况下，两个时钟之间的关系离整数倍具有长的距离。在这些条件下，重复计时误差本质上是随机的，但可使用低通电滤波器或统计学方法而容易地被过滤掉。最坏的可能情况是在两个时钟几乎被谐振(几乎相同的频率)到整数倍的范围时。这时拍频发生，并且抖动随拍频显著地变化。考虑其中在时钟速率上具有半赫兹差的情况。这产生了处于同相和异相的时钟的两秒的拍频效应，从而导致在时钟抖动中两秒的周期性增加。因此，该方法使计时抖动在同步USB架构中得到减少。该系统使用集线器中继器装置，中继器装置的本地振荡器与主机控制器的时间基准同步。集线器的本地振荡器的同步在USB数据流和重复计时装置之间提供了恒定的相位关系，从而导致最小的重复计时相
位误差。这个方面可应用于超高速USB数据流，但也可应用于以480Mb/s运行的高速USB 系统。在一个实施方式中，在USB集线器的上游端口观测USB数据流。在实施方式中，信号结构包括一个以上的OUT令牌、IN令牌、ACK令牌、NAK令牌、STALL令牌、PRE令牌、SOF令牌、SETUP令牌、DATAO令牌、DATAl令牌、或USB数据包中可编程序列比特模式。在具体实施方式
中，周期性信号结构包括一个以上的帧起始包令牌。在一个实施方式中，周期性信号结构包括一个以上的超高速USB等时时间戳包。在一个实施方式中，该方法包括USB集线器的本地时钟采用统计学技术或电滤波器来减少USB集线器的本地时钟的抖动。在具体实施方式
中，USB集线器的时钟的所述频率被同步而大致为USB比特流数据速率的整数倍(为了对USB数据流的采样和转发进行过计时(over-clock)且追踪比特率)。以这种方式，在USB数据流的比特率和用于转发USB数据流的时钟之间具有恒定的相位关系，从而使USB集线器进行的USB数据流转发中的抖动最小化。这允许同步USB装置来减少其本地同步时钟的抖动，同步USB装置适于使其本地时钟与USB数据流中周期性信号结构同步。在实施方式中，USB集线器的时钟被同步以具有大致为比特率的半整数倍(例如 1. 5倍、2. 5倍、3. 5倍等等)的频率，从而追踪比特率。因此平均起来，在USB数据流的比特率和用于转发USB数据流的时钟之间存在随机的相位关系。这导致了可能最大的USB集线器的USB数据流的循环转发抖动。然而，当适于使其本地时钟与USB数据流中周期性信号结构同步的同步USB装置，使用统计学技术(或简单的电低通滤波器)来减少计时抖动时， USB集线器转发抖动的随机化在USB装置本地时钟中产生最小的抖动。在第二广义方法，本发明因此提供一种用于减少同步USB架构中的计时抖动的设备，该设备包括USB集线器电路，具有本地时钟、上游端口、多个下游端口、用于通过上游端口向主机控制器通信以及通过下游端口向USB装置通信的电路；监控器(例如采用监控电路的形式)，适于观测具有比特率的USB数据流(是超高速USB数据流还是非超高速USB数据流)；解码器(例如采用解码电路的形式)，适于对所述USB数据流中的周期性数据结构解码；信号发生器(例如采用信号发生电路的形式)，适于响应对周期性数据结构解码而产生事件信号；适于相对事件信号的频率锁定USB集线器电路的时钟的频率的电路(例如采用锁相电路的形式)；其中USB集线器电路的时钟适于大致以USB数据流的比特率的频率的倍数而作为 USB集线器电路的集线器电路的计时源。因此，本发明还提供了一种用于减少同步USB架构中的计时抖动的设备。在一个实施方式中，监控器适于在上游端口观测USB数据流。在实施方式中，周期性信号结构包括一个以上的OUT令牌、IN令牌、ACK令牌、NAK 令牌、STALL令牌、PRE令牌、SOF令牌、SETUP令牌、DATAO令牌、DATAl令牌、或USB数据包中可编程的序列比特模式。在一个实施方式中，USB集线器电路的时钟被同步而大致为USB比特流数据速率的整数倍(为了对USB数据流的采样和转发过计时)且追踪比特率。
在实施方式中，USB集线器电路的时钟被同步而大致为比特率的半整数倍(例如 1. 5倍、2. 5倍、3. 5倍等等)，从而追踪USB比特流数据速率。根据该实施方式，大致为比特率的半整数倍的自由运行振荡器也将是合适的方案。在第三广义方面，本发明提供一种减少同步USB装置的本地时钟中的抖动的方法，该同步USB装置被附接至USB集线器，所述USB集线器具有本地时钟和中继器电路，该方法包括控制所述USB集线器的所述本地时钟的频率；其中所述时钟适于大致上以比特率的频率的倍数而作为所述USB集线器的所述中继器电路的计时源。该方法可包括控制所述USB集线器的所述本地时钟的所述频率在作为USB数据流比特率的频率的中心频率附近。在一个实施方式中，所述控制所述频率使用正弦波、锯齿或三角波形的控制信号。在另一个实施方式中，所述控制所述频率使用噪声作为控制信号。在第四广义方面，本发明提供一种用于减少同步USB架构中的计时抖动的设备， 该设备包括时钟；和时钟控制器或时钟控制器电路；其中所述时钟控制器或时钟控制器电路适于通过调节所述时钟的电源电压控制所述时钟。在第五广义方面，本发明提供一种用于减少同步USB架构中的计时抖动的设备， 该设备包括具有频率的时钟；反馈稳定器，适于通过反馈控制而稳定所述时钟的频率；时钟控制器或时钟控制器电路；
其中所述时钟控制器或时钟控制器电路适于通过将扰动信号置入所述时钟的反馈稳定器中而控制所述时钟。在第六广义方面，本发明提供一种减少同步USB装置的本地时钟中的抖动的方法，该同步USB装置被附接至USB网络中的USB集线器，该方法包括确定所述USB集线器在所述USB网络内的层；根据所述USB集线器在所述USB网络内的所述层而设置所述USB集线器的时钟的频率，从而避免匹配USB数据流的数据比特率的频率到预定义的等级内，其中所述USB数据流为所述USB集线器的直接上游。在一个实施方式中，预定义等级为1kHz。在另一个实施方式中，预定义等级为 IOOkHz。在具体实施方式
中，确定所述USB集线器的所述层包括查询所述USB集线器的路由字符串地址。在另一个实施方式中，确定所述USB集线器的所述层包括针对关于所述USB集线器的物理连接层的信息，利用软件查询所述USB网络连接到的USB主机控制器的操作系统。在具体实施方式
中，确定所述USB集线器的所述层包括测量在所述USB集线器的上游端口处的所述USB数据流的频率。在第七广义方面，本发明提供一种用于确定在USB集线器的上游端口处接收到的 USB数据流的比特率的设备，该设备包括具有已知的或能确定的频率的时钟；用于观测来自所述USB集线器的所述上游端口的所述USB数据流的电路；和用于比较所述时钟的频率和所述USB数据流，从而确定所述比特率的电路。在第八广义方面，本发明提供一种用于减少同步USB装置的本地时钟中的抖动的系统，该同步USB装置被附接至USB集线器，所述系统包括监控器，适于观测具有比特率的USB数据流；解码器，适于对所述USB数据流中的周期性数据结构解码；信号发生器，适于响应对所述周期性数据结构解码而产生事件信号；具有时钟的USB集线器或USB集线器电路；用于比较所述USB集线器或USB集线器电路的所述时钟的频率和所述USB数据流，从而确定所述比特率的电路；和适于相对所述事件信号的频率锁定所述USB集线器或USB集线器电路的所述时钟的频率的电路；其中所述USB集线器或USB集线器电路的所述时钟适于大致上以所述USB数据流的所述比特率的频率的倍数而作为所述USB集线器的计时源，使得所述计时源和所述USB 数据流之间的恒定相位关系减少所述USB装置的所述本地时钟中的抖动。在一个实施方式中，所述USB集线器或USB集线器电路的所述时钟的所述频率大致上与所述比特率的整数倍同步，其中在所述USB数据流和所述USB集线器或USB集线器电路的所述时钟之间具有恒定的相位关系。在另一个实施方式中，所述USB集线器或USB集线器电路的所述时钟的所述频率大致上与所述比特率的半整数倍同步，其中在接收每一个随后的所述周期性信号结构时所述USB数据流和所述USB集线器或USB集线器电路的所述时钟之间具有快速变化的相位关系。应当注意，本发明的以上每个方面的所有各个特征都可根据应用和期望被结合。此外，应当注意，本发明还提供被布置为执行上述发明的每个方法的设备和系统。另外，根据本发明的设备可以各种方式被具体化。例如，所述装置可采用位于印刷电路或印刷布线板上、陶瓷基板上或半导体等级即单硅(或其它半导体材料)芯片处的多个元件形式构造而成。
为了本发明可更加清楚地被确定，现在参照附图，通过实施例描述实施方式，其中图1为根据背景技术的USB3的双总线架构的示意图；图2为根据背景技术的、在USB集线器对USB数据流进行计时时装置间抖动随改变时钟失配而变化的拍频的图示；图3为根据本发明实施方式的抖动最小化USB集线器的示意11
图4为根据本发明实施方式的、合并了用于控制所述USB集线器的重复计时频率的电路的USB集线器的示意图；图5为应用于图4的USB集线器的时钟的控制信号的示意图；图6为根据本发明实施方式的USB网络的示意图；和图7为图6中各种集线器层的重复计时频率的示意图。
具体实施例方式同步的USB装置将本地时钟锁定到USB数据流内发现的周期性信号结构。这些周期性信号的时序中的任何抖动都降低了 USB装置的本地时钟相位精确度。由于主机时钟和各个集线器时钟之间的周期性相位关系，不同USB集线器上的USB装置的同步时钟将表现出显著的拍频效应。该效应将随着与两个时钟的拍频一致的USB装置间抖动的周期性变化而使其显现出来。参照图2，曲线图50表示基于在同步的USB装置中观测到的时钟抖动的USB集线器时钟速率的这种效应。曲线图50图示了相对于主机控制器时钟(或USB数据流的位时间)和USB集线器时钟之间的时钟失配(S)的拍频(fb)。当一个时钟是另一个时钟频率(例如在52)的整数倍时，在时钟之间存在恒定的相位关系并且未观测到拍频效应。随着失配增加远离整数倍(即优选匹配的52的任一侧)，装置间抖动的周期性增加随着相当慢的拍频而变得明显。随着失配进一步增加，拍频增加至等级54(或“滤波器等级”)，对于低通滤波器其拍动非常快从而抑制了周期性的抖动，正如根据该实施方式所实现的。图3为根据本发明的另一个实施方式的USB集线器60的示意图。根据该实施方式，可通过在整个通道内，更为具体地在用于对到下游端口的数据重复计时的USB集线器中使用同步时钟来减少被锁定到数据流、具体为USB数据流中包含的周期性信号的时钟抖动。USB集线器60包括用于与主机控制器(未示出)通信的上游端口 62、多个用于与下游集线器和装置(未示出)通信的下游端口 64、USB集线器芯片66以及含有本地时钟70的同步器68。USB集线器芯片66具有超高速集线器功能元件72和非超高速集线器功能元件 74 (不过在该实施方式的某些变化中，USB集线器芯片66可仅包含非超高速集线器功能元件)。在使用中，超高速集线器功能元件72自上游端口 62接收超高速通信76，并将它们传送至下游端口 64，反之亦然。同样地，非超高速集线器功能元件74自上游端口 332接收非超高速通信78，并将它们传送至下游端口 334，反之亦然。同步器68是可操作的，以在检测点80处监测在超高速信道76上的超高速通信、 非超高速信道78上的非超高速通信、或信道76和78上的超高速通信76和非超高速通信两者，从而通过任意合适的技术将其本地时钟70锁定至主机控制器时钟速率。同步器68 的本地时钟70提供与信道76和78上的USB数据流的数据速率谐振的本地时钟信号82，并且该本地时钟信号82被USB集线器芯片336使用，以对USB数据流计时并将其转发至下游端口 64。在该实施方式中，本地时钟70与USB通信的比特率谐振，这导致了在那些通信信号与USB集线器芯片66的采样和转发功能元件之间的恒定相位关系。这产生了对重复计
12时抖动进行封装的最小包，从而依次允许通过附接的同步装置进行更加精确的相位锁定。根据该实施方式的另一个变化，时钟信号82可被调节，从而与在80处检测的时钟载波信号之间具有小的频率偏移。以这种方式，在主机控制器的时钟和本地时钟之间的相对相位将及时变化。因此，与集线器有关的用于通过USB数据流重复计时的相位误差将及时变化。然而，相位误差的这种周期性变化的频率可由主机设置(通过设置微小的频率偏移)。然后，低通滤波器可以用于在该端口的下游附接的同步USB装置中，其中该低通滤波器的截止频率被设置为去除计时抖动中的时间变化(参考图2)。图4为根据本发明实施方式的抖动减少设备100的示意图。设备100包括USB集线器102，USB集线器102具有上游端口 104、多个下游端口 106、USB集线器芯片108(包含超高速集线器功能元件110和非超高速集线器功能元件112)、时钟114以及时钟控制器 116。USB集线器芯片108自上游端口 104接收超高速USB数据流118和非超高速USB 数据流120，它们分别由至下游端口 106的超高速集线器功能元件110和非超高速集线器功能元件112重新计时。时钟114向USB集线器芯片108的时钟输入管脚122提供计时信号。
背景技术：
的USB的常规时钟包括简单的、通常以12MHz或48MHz运行(且不是由时钟控制器(对照时钟控制器116)完成)的晶体振荡器电路。常规时钟为自由运行振荡器，具有典型的百万(PPm)至IOOppm分之50的时钟频率公差。通过对比，设备100包括时钟控制器116，时钟控制器116产生时钟114所从属的控制信号124，从而为时钟控制器116提供用于控制时钟114的频率和相位的机制。因此， 设备100具有其中频率和/或相位可被控制的稍微更加精密的时钟114。在该实施方式中，控制信号拟4为周期性函数，例如(但不限于)三角波、锯齿函数或正弦波函数。图5为示例性控制信号124的示意性图130，包括锯齿函数132、三角函数134以及正弦波函数136。根据图4的实施方式，在使用中，控制信号IM产生“啁啾声信号”或在时钟114的频率上的周期性变化。这些在频率上的周期性波动如果非常迅速，则具有使时钟114相对在上游端口 104处观测的USB数据流的相位随机化的效应。在该实施方式的变化中，控制信号124为“噪声”信号(参见图5中示例性噪声信号138)，意思是信号在时间上是随机的。该电噪声在被置入时钟114中时将导致频率的随机波动，该波动具有使时钟114相对在上游端口 104处观测的USB数据流的相位随机化的效应。具有各种形式的电噪声，最普通的是具有平坦的功率谱密度的“白噪声”。具有许多其它的噪声技术定义，例如具有不同光谱密度的“粉红噪声”、“布朗噪声”等等，但通常任何噪声信号都可被置入时钟114中。电振荡器的频率稳定性通常受电源电压的变化的影响。在该实施方式中，控制信号IM控制时钟114的电源电压电路。在该实施方式的另一个变化中，控制信号IM被置入时钟114的频率控制电路。通常，控制信号IM适于被置入时钟114的电路的任何部件中，从而其可直接地影响时钟114的频率。在该实施方式的另一个变化中，时钟814被控制在固定的频率，但与480Mb/ s(MOMHz)的标称高速USB速率具有指定偏移。如果该偏移频率足够大，则在时钟114的频率和上游端口 104处USB数据流比特率中的任意时间变化差将是可从所附接的谐振USB装置的时钟中被去除(过滤)的频率。该方法适用于附接至USB主机控制器的第一 USB集线器，而不适用于随后附接的下游集线器。这可参照借助实施例被解释的附图来理解。考虑在图6中以140示意性示出的USB网络。参照图6，USB网络140包括被附接至多层星型USB网络的USB主机控制器 142，多层星型USB网络包括USB集线器144、144' ,144"以及USB装置146。USB主机控制器142以480Mb/s的标称高速USB比特率Fusb (或5Gb/s的超高速比特率)传输数据148。附接有USB集线器144的第一层被配置成以与标称比特率Fusb之间具有小的但恒定的偏移F。ffset来运行其时钟(比照图4的USB集线器102的时钟114)。在该点150处USB数据流的比特率为FUSB+F。ffset。该频率偏移F。ffset大得足以允许从在该点处附接的USB装置146的谐振时钟中过滤任何高频分量。在下一附接层中，USB集线器144'以远离第一层USB集线器144的点150处的比特率(即FUSB+F。ffset)至少F。ffset的频率运行它们各自的时钟(比照USB集线器102的时钟 114)。因此这可为例如Fusb或(FUSB+2XF。ffset)，不过，由于实际原因，可优选地以(FUSB_F。ffset) 运行USB集线器144'，正如在点152处该实施例中的情况。在下一附接层中，为方便起见， USB 集线器 144〃 以 FUSB+F。ffset 运行。通过这种方式，USB集线器仅需要知道其在多层星型拓扑内的层级，以便将其时钟偏移设置成高于或低于标称USB比特率。这允许针对每个USB集线器具有非常简单的控制电路来设置其各自的时钟稍快或稍慢，而不具有周期性或噪声控制信号的复杂性。图7为图6的USB数据传输的频率间隔160的示意图。USB主机控制器142以 480Mb/s的标称USB数据速率Fusb传输数据162。奇数层集线器(即第一层、第三层、第五层等等)以与标称USB数据速率的正偏移164，即FUSB+F。ffset运行。偶数层集线器(即第二层、第四层等等)以与标称USB数据速率的负偏移166，即FUSB-F。ffset运行。不过，对于本领域技术人员来说将容易明显的是，对奇数层集线器采用负偏移和对偶数层集线器采用正偏移也可以完全接受。本发明的该实施方式在超高速USB的情况中更加具有优势。超高速集线器通过在每个包的首部中包含的“路由字符串”而被分配伪“地址”。每个集线器自动地知道其在层级内部的位置，因此可自动地选定其频率偏移为正或负。在非超高速USB集线器的情况中，集线器的位置必须由软件层和被采用以从主机控制器接收消息的附加电路识别，从而向它们告知它们在分层网络中的位置。在优选的实施方式中，这可以采用完全位于集线器内且与所述集线器的下游端口之一连接的USB装置的形式。然后，时钟控制器(例如图4的时钟控制器116)可被合并到这种内部USB装置中。在另一个实施方式中，USB集线器(对照图4的USB集线器102)将其时钟114初始化为USB数据流比特率的标称频率。然后，时钟控制器116比较其速率和USB数据流的比特率。如果恰当地选择偏移(如上所述)，则可以确定在USB集线器102的上游端口 104处的数据流是否处于标称USB比特率Fusb (暗指集线器处于层级1)(根据所选定的方案，这暗指其是偶数或奇数集线器层)。集线器层1是特殊的例子。这种对上游端口 104处接收的数据比特率的简单测试足以确定时钟控制器116是否应该将时钟114 的频率设置为 FUSB-F。ffset 或 FUSB+F。ffset。
在又一个实施方式中，自适应时钟被USB集线器使用，从而对上游端口至下游端口的数据重复计时。在这种方法中，USB集线器(对照图4的USB集线器102)具有对USB 数据流过采样的时钟114。时钟114可非常迅速地锁定于USB数据流包的相位上，典型地锁定在包的开始处的同步字段内。一旦包的相位相对时钟114被确定，则与该同步模式最紧密对准的相位随后被使用以对通过到下游端口 106的包计时。本领域技术人员可容易地实现落入本发明的范围内的修改。因此应当理解的是， 本发明不限于通过上文实施例所描述的具体实施方式
，并且此处描述的各种实施方式的结合对于本领域技术人员是容易明显的。在前述对本发明的描述以及所附权利要求中，除了由于表达语言或必要的暗示而上下文另有要求之外，词语“主机控制器”包含所有形式的USB主机控制器，包括标准的USB 主机控制器、移动USB(USB-0n-the-g0)主机控制器以及无线USB主机控制器。在前述对本发明的描述以及所附权利要求中，除了由于表达语言或必要的暗示而上下文另有要求之外，词“包括”或诸如“包含”或“含有”之类的变化形式以包括在内的意义被使用，也就是说，用于详列所述特征的存在，但不排除在本发明的各个实施方式中其他特征的存在或增加。而且，此处对背景技术的任何引用并不旨在暗示这种背景技术形成或已形成任何国家的公知常识的一部分。
权利要求
1.一种减少同步USB装置的本地时钟中的抖动的方法，该同步USB装置被附接至USB 集线器，所述USB集线器具有本地时钟和中继器电路，该方法包括使用所述USB集线器观测USB数据流，所述数据流具有数据流比特率；所述USB集线器对所述USB数据流中的周期性信号结构解码；所述USB集线器响应对所述周期性信号结构的解码而产生事件信号；和所述USB集线器将所述USB集线器的所述本地时钟的频率锁定到所述周期性事件信号；其中所述USB集线器的所述本地时钟适于大致以数据流比特率的频率的整数倍而作为所述USB集线器的所述中继器电路的计时源。
2.根据权利要求1所述的方法，包括所述USB集线器在所述USB集线器的上游端口观测所述USB数据流。
3.根据权利要求1或2所述的方法，其中所述周期性信号结构包括一个以上帧起始包令牌。
4.根据权利要求1或2所述的方法，其中所述周期性信号结构包括一个以上超高速 USB等时时间戳包。
5.根据权利要求1至4中任一项所述的方法，其中所述USB集线器的所述时钟的所述频率与所述USB比特流数据速率的整数倍大致同步，其中在所述USB数据流和所述USB集线器的所述时钟之间具有恒定的相位关系。
6.根据权利要求1至4中任一项所述的方法，其中所述USB集线器的所述时钟的所述频率与所述USB比特流数据速率的半整数倍大致同步，其中在接收每一个随后的所述周期性信号结构时所述USB数据流和所述USB集线器的所述时钟之间具有快速变化的相位关系。
7.根据权利要求1至6中任一项所述的方法，包括所述USB集线器的所述本地时钟采用统计学技术或电滤波器以减少USB集线器的所述本地时钟的抖动。
8.一种用于减少同步USB架构中的计时抖动的设备，该设备包括USB集线器电路，具有本地时钟、上游端口、多个下游端口、用于通过所述上游端口与主机控制器通信以及通过所述多个下游端口与多个USB装置通信的电路； 监控器，适于观测具有比特率的USB数据流； 解码器，适于对所述USB数据流中的周期性数据结构解码； 信号发生器，适于响应对所述周期性数据结构解码而产生事件信号； 适于相对所述事件信号的频率锁定所述USB集线器电路的所述本地时钟的频率的电路；其中所述USB集线器电路的所述本地时钟适于大致以所述USB数据流的所述比特率的频率的倍数而作为所述USB集线器电路的计时源。
9.根据权利要求8所述的设备，其中所述监控器被布置为在所述USB集线器电路的所述上游端口观测所述USB数据流。
10.根据权利要求8或9所述的设备，其中所述USB集线器电路的所述本地时钟的所述频率与所述USB比特流数据速率的整数倍大致同步，其中在所述USB数据流和所述USB集线器电路的所述本地时钟之间具有恒定的相位关系。
11.根据权利要求8或9所述的设备，其中所述USB集线器电路的所述本地时钟的所述频率与所述USB比特流数据速率的半整数倍大致同步，其中在接收每一个随后的所述周期性信号结构时在所述USB数据流和所述USB集线器电路的所述本地时钟之间具有快速变化的相位关系。
12.—种减少同步USB装置的本地时钟中的抖动的方法，该同步USB装置被附接至USB 集线器，所述USB集线器具有本地时钟和中继器电路，所述方法包括控制所述USB集线器的所述本地时钟的频率；其中所述时钟适于大致上以比特率的频率的倍数而作为USB集线器的所述中继器电路的计时源。
13.根据权利要求12所述的方法，包括控制所述USB集线器的所述本地时钟的所述频率在作为USB数据流比特率的频率的中心频率附近。
14.根据权利要求12或13所述的方法，其中所述控制所述频率使用正弦波、锯齿或三角波形的控制信号。
15.根据权利要求12或13所述的方法，其中所述控制所述频率使用噪声作为控制信号。
16.一种用于减少同步USB架构中的计时抖动的设备，该设备包括时钟；和时钟控制器或时钟控制器电路；其中所述时钟控制器或时钟控制器电路适于通过调节所述时钟的电源电压来控制所述时钟。
17.一种用于减少同步USB架构中的计时抖动的设备，该设备包括具有频率的时钟；反馈稳定器，适于通过反馈控制而稳定所述时钟的频率；时钟控制器或时钟控制器电路；其中所述时钟控制器或时钟控制器电路适于通过将扰动信号置入所述时钟的反馈稳定器中而控制所述时钟。
18.一种减少同步USB装置的本地时钟中的抖动的方法，该同步USB装置被附接至USB 网络中的USB集线器，该方法包括确定所述USB集线器在所述USB网络内的层；根据所述USB集线器在所述USB网络内的所述层而设置所述USB集线器的时钟的频率，从而避免匹配USB数据流的数据比特率的频率到预定义等级内，其中所述USB数据流为所述USB集线器的直接上游。
19.根据权利要求18所述的方法，其中所述预定义等级为1kHz。
20.根据权利要求18所述的方法，其中所述预定义等级为100kHz。
21.根据权利要求18至20中任一项所述的方法，其中所述确定所述USB集线器的所述层包括i)查询所述USB集线器的路由字符串地址； )针对关于所述USB集线器的物理连接层的信息，利用软件查询所述USB网络连接到的USB主机控制器的操作系统；或iii)测量在所述USB集线器的上游端口处的所述USB数据流的频率。
22.一种用于确定在USB集线器的上游端口接收到的USB数据流的比特率的设备，该设备包括具有已知的或能确定的频率的时钟；用于观测来自所述USB集线器的所述上游端口的所述USB数据流的电路；和用于比较所述时钟的频率和所述USB数据流，从而确定所述比特率的电路。
23.一种用于减少同步USB装置的本地时钟中的抖动的系统，该同步USB装置被附接至 USB集线器，所述系统包括监控器，适于观测具有比特率的USB数据流；解码器，适于对所述USB数据流中的周期性数据结构解码；信号发生器，适于响应对所述周期性数据结构解码而产生事件信号；具有时钟的USB集线器或USB集线器电路；用于比较所述USB集线器或USB集线器电路的所述时钟的频率和所述USB数据流，从而确定所述比特率的电路；和适于相对所述事件信号的频率锁定所述USB集线器或USB集线器电路的所述时钟的频率的电路；其中所述USB集线器或USB集线器电路的所述时钟适于大致上以所述USB数据流的所述比特率的频率的倍数而作为所述USB集线器的计时源，使得所述计时源和所述USB数据流之间的恒定相位关系减少所述USB装置的所述本地时钟中的抖动。
24.根据权利要求23所述的系统，其中所述USB集线器或USB集线器电路的所述时钟的所述频率大致上与所述比特率的整数倍同步，其中在所述USB数据流和所述USB集线器或USB集线器电路的所述时钟之间具有恒定的相位关系。
25.根据权利要求23所述的系统，其中所述USB集线器或USB集线器电路的所述时钟的所述频率大致上与所述比特率的半整数倍同步，其中在接收每一个随后的所述周期性信号结构时所述USB数据流和所述USB集线器或USB集线器电路的所述时钟之间具有快速变化的相位关系。
全文摘要
一种减少同步USB装置的本地时钟中的抖动的方法，该同步USB装置被附接至USB集线器，该USB集线器具有本地时钟和中继器电路，该方法包括使用USB集线器观测USB数据流，数据流具有数据流比特率；所述USB集线器对USB数据流中的周期性信号结构解码；USB集线器响应对周期性信号结构解码而产生事件信号；和USB集线器将USB集线器的本地时钟的频率锁定至周期性事件信号。USB集线器的本地时钟适于大致以数据流比特率的频率的整数倍而作为USB集线器的中继器电路的计时源。
文档编号G06F1/12GK102428423SQ201080021867
公开日2012年4月25日 申请日期2010年5月20日 优先权日2009年5月20日
发明者亚历克斯·库兹涅佐夫, 彼得·格雷厄姆·福斯特 申请人:克罗诺洛吉克有限公司