专利名称：一种多通道同步信号发生器的制作方法
技术领域：
本发明涉及一种多通道信号发生器，特别涉及一种通道间电气隔离的多通道信号 发生器。
背景技术：
信号发生器作为一种信号源，因其能够产生不同相位、不同频率、不同幅度的规则 或者不规则的波形，在电子系统的测量、校验及维护中得到了广泛的应用。在一些应用环境 中，用户要求输出多路并且保持一定相位关系的信号，也就是需要多路同步信号，此时就需 要用到多通道同步信号发生器。在本申请人申请的专利申请号为200910M3139. 8，名称为“多路信号发生器”的中 国专利中，也公开了一种多路信号发生器。请参照图1，多路信号发生器2包括一个控制系 统20、两个隔离单元271、272、相互独立的一个第一通道单元28和一个第二通道单元四。控制系统20包括控制单元21和接口单元沈，第一通道单元28和第二通道单元 29分别包括有波形处理单元观1、观2，接口单元沈分别连接到隔离单元271、272，时钟单 元27的输出端被分成两路分别连接到两个隔离单元271、272，隔离单元271连接到波形处 理单元观1，隔离单元272连接到波形处理单元四1。这样，使得控制单元21、时钟单元27 和第一通道单元28之间的信号需要经过隔离单元271的隔离，控制单元21、时钟单元27和 第二通道单元四之间的信号需要经过隔离单元272的隔离，而第一通道单元28与第二通 道单元四之间没有电连接，即第一通道单元28与第二通道单元四之间没有相连的同步信 号线、时钟信号线等其他除隔离单元271、272外直接连接第一通道单元观与第二通道单元 29的线路，因此实现了第一通道单元28与第二通道单元四的相互独立。第一波形处理单元281包括一个第一状态控制端287和一个第一同步接收端观8， 第一状态控制端287和第一同步接收端288分别连接到隔离单元271。第二波形处理单元 291包括一个第二状态控制端297和一个第二同步接收端四8。第二状态控制端297和第二 同步接收端298分别连接到隔离单元272。接口单元沈包括一个同步控制端沈1、一个第 一状态接收端263和一个第二状态接收端沈5，同步控制端被分为两路同时连接到隔离 单元271、272上，第一状态接收端263连接到隔离单元271，用于接收第一状态控制端287 输出的状态信号；第二状态接收端265连接到隔离单元272，用于接收第二状态控制端297 输出的状态信号。第一同步接收端288和第二同步接收端298用于接收同步控制端261输 出的同步信号。当第一状态接收端263和第二状态接收端265全部接收到来自第一通道单 元观的第一状态信号和第二通道单元四的第二状态信号后，同步控制端261输出一个通 道同步信号，同时送给第一波形处理单元281和第二波形处理单元四1，保证了两个通道波 形的同步输出。可见，多路信号发生器2能够在电器隔离的情况下实现通道同步，但是在通道隔 离的情况下，每个通道就需要使用各自的采样时钟，由于电路布局布线，不同芯片间延迟时 间的不同等原因，都会造成各通道的采样时钟之间存在差异，所以会导致不同通道的输出波形产生时延。
发明内容
为了解决现有技术存在的问题，本发明提供了一种多通道同步信号发生器。一种多通道同步信号发生器，包括一个控制模块，以及相互独立的两个信号处理 通道，所述的控制模块用于产生一个系统时钟、一个通道同步信号和两个相位控制信号；所 述的通道各自包括一个时钟模块，用于根据所述的系统时钟产生一个采样时钟信号和一个 基准时钟信号；一个信号产生模块，用于根据所述的通道同步信号和所述的基准时钟产生 一个启动信号；和一个波形输出模块，用于根据所述的启动信号、所述的采样信号和所述的 相位控制信号输出波形信号；所述的通道还各自包括一个相位校准模块，用于根据所述的 采样时钟信号和所述的启动信号，产生一个相位误差信号；所述的控制模块，还用于根据两 个通道的相位误差信号，设置所述的相位控制信号。本发明所述的多通道同步信号发生器，可以有效消除因两个隔离通道的采样时钟 信号的相位误差引起的输出信号不同步的问题，不仅提高了隔离通道间的同步精度，且控 制方法简单，易于实现。在本发明所述的信号发生器中，所述的相位校准模块还可以用于根据所述的采样 时钟信号的上升沿和所述的启动信号的上升沿之间的相位差，产生所述的相位误差信号。在本发明所述的信号发生器中，所述的控制模块还可以用于根据所述的两个通道 的相位误差信号，设置所述的两个通道的相位控制信号，使所述的两个通道的波形输出模 块输出的波形信号同步。在本发明所述的信号发生器中，所述的控制模块还可以用于根据所述的两个通道 的相位误差信号，设置所述的两个通道中的一个通道的相位控制信号，使所述的两个通道 的波形输出模块输出的波形信号同步。在本发明所述的信号发生器中，所述的时钟模块还可以用于对所述的系统时钟计 数分频，产生所述的基准时钟。在本发明所述的信号发生器中，所述的时钟模块还可以根据所述的基准时钟，产 生一个计数值，所述的控制模块可以根据所述的两个通道的计数值，控制两个通道的基准 时钟对齐。在本发明所述的信号发生器中，所述的信号产生模块还可以用于根据所述的系统 时钟对所述的通道同步信号的采样结果，产生一个锁存信号，所述的控制模块根据所述的 锁存信号和所述的两个通道的计数值，控制所述的两个通道的基准时钟对齐。在本发明所述的信号发生器中，所述的时钟模块还可以包括一个锁存计数单元， 用于根据所述的锁存信号锁存所述的计数值，并将锁存后的计数值发送给所述的控制模 块。在本发明所述的信号发生器中，所述的时钟模块、信号产生模块和相位校准模块 还可以由FPGA或CPLD等可编程逻辑器件中的一种构成。本发明所述的多通道同步信号发生器，还可以有效消除因两个隔离通道的通道启 动信号的差异引起的输出信号不同步的问题，进一步提高了隔离通道间的同步精度。
图1是现有技术的信号发生器2的结构示意图。图2是本发明的信号发生器3的结构示意图。图3是本发明的信号发生器3中的时钟模块312、322的结构示意图。图4是本发明的信号发生器3的工作流程图。
具体实施例方式下面结合附图介绍本发明的一较佳实施方式。请参考图2，本发明所述的多通道同步信号发生器3包括一个控制模块301，及相 互独立的一个第一通道310和一个第二通道320。控制模块301包括一个时钟源302、一个同步模块303和一个控制系统304。第一通道310包括一个隔离电路311，一个时钟模块312，一个信号产生模块313， 一个相位校准模块314，一个波形输出模块315。请参考图3，时钟模块312包括一个采样时 钟单元411、一个分频计数单元412和一个锁存计数单元413。第二通道320包括一个隔离电路321，一个时钟模块322，一个信号产生模块323， 一个相位校准模块324，一个波形输出模块325。请参考图3，时钟模块322包括一个采样时 钟单元421、一个分频计数单元422和一个锁存计数单元423。时钟源302用于为其他模块提供系统时钟a ；同步模块303用于将各通道的状态 信号进行合并，产生一个通道同步信号b，并同时送给各通道，这里的通道状态信号是指当 用户设置通道同步后，控制系统304将发送指令通知各通道做准备工作，当各通道做好准 备工作之后，将会发送一个已经准备完毕的通道状态信号；控制系统304用于通过双向总 线与各通道进行通信，并将用户设置的参数送给各通道，从而控制波形的输出。请参考图2和图3，隔离电路311用于将第一通道310与控制模块301进行电气 隔离；采样时钟单元411通过隔离电路311接收时钟源302发送的系统时钟a，并对其进行 频率合成，产生一个高频的采样时钟scl ；分频计数单元412通过隔离电路311接收时钟源 302发送的系统时钟a，并对其进行计数分频，产生一个基准时钟Lcl，并且同时产生一个计 数值coimtl ；信号产生模块313有两个功能，一是用系统时钟a采样同步模块303通过隔离 电路311送来的通道同步信号b，产生一个锁存信号lockl，第二是用基准时钟Lcl采样通 道同步信号b，产生一个启动信号si ；锁存计数单元413用于在信号产生模块313产生的锁 存信号Iockl到来时，锁存分频计数单元412产生的计数值countl，然后将计数值coimtl 发送给控制系统304，控制系统304根据两个通道送来的锁存计数值coimtl和Coimt2，产 生一个置位信号，送给其中一个通道，使两个通道的基准时钟Lcl和Lc2对齐；相位校准模 块314用于根据采样时钟scl和启动信号Lcl之间的相位差，产生一个相位误差信号pel， 并将pel发送给控制系统304，控制系统304根据两个通道的相位误差信号pel和pe2，设 置每个通道的相位控制信号pel和pc2 ；波形输出模块315用于根据采样时钟scl、启动信 号si和相位控制信号pel，输出波形信号。隔离电路321用于将第二通道320与控制模块301进行电气隔离；采样时钟单元 421通过隔离电路321接收时钟源302发送的系统时钟a，并对其进行频率合成，产生一个 高频的采样时钟sc2 ；分频计数单元422通过隔离电路321接收时钟源302发送的系统时钟a，并对其进行计数分频，产生一个基准时钟Lc2，并且同时产生一个计数值Count2 ；信号 产生模块323有两个功能，第一是用系统时钟a采样同步模块303通过隔离电路321送来 的通道同步信号b，产生一个锁存信号lock2，第二是用基准时钟Lc2采样通道同步信号b， 产生一个启动信号s2 ；锁存计数单元423用于在信号产生模块323产生的锁存信号lock2 到来时，锁存分频计数单元422产生的计数值Coimt2，然后将计数值Coimt2发送给控制系 统304，控制系统304根据两个通道送来的锁存计数值coimtl和Coimt2，产生一个置位信 号，送给其中一个通道，使两个通道的基准时钟Lcl和Lc2对齐；相位校准模块3M用于根 据采样时钟sc2和启动信号s2之间的相位差，产生一个相位误差信号pe2，并将其发送给控 制系统304，控制系统304根据两个通道的相位误差信号pel和pe2，设置两个通道的相位 控制信号pel和pc2 ；波形输出模块325用于根据采样时钟sc2、启动信号s2和相位控制信 号pc2，输出波形信号。在本实施例中，同步模块303可由门电路、可编程逻辑器件或者微处理器构成，控 制系统304由DSP构成，隔离电路311和321由平衡至非平衡转换器构成，时钟模块312和 322、信号产生模块313和323、相位校准模块314和324以及波形输出模块315和325中的 相位累加器、相位加法器和波形存储器，都是由FPGA构成的。下面介绍具体的工作原理。本实施例中所述的这种通道同步方法，是在信号发生器3开机上电后，立即计算 出两个通道310和320的采样时钟scl和sc2之间的相位差，并将其保存，在用户设置通道 同步时，控制系统304将会根据之前保存的两个通道的采样时钟的相位差，得到每个通道 需要配置的相位控制信号pel和pc2，并送给波形输出模块315和325用于波形输出，达到 波形同步输出的目的。下面介绍具体的工作流程，请参考图2、图3和图4。501 信号发生器3开机上电；502:同步校准步骤；信号发生器3上电之后，第一通道310的采样时钟单元411和第二通道320的采 样时钟单元421都会将时钟源302通过隔离电路311和321送来的系统时钟a进行频率合 成，分别产生采样时钟scl和sc2，本实施例中，频率合成主要是指低频到高频的转换。并且，第一通道310的分频计数单元412和第二通道320的分频计数单元422都 会将时钟源302通过隔离电路311和321送来的系统时钟a进行计数分频，分别产生基准 时钟Lcl和Lc2，本实施例中，分频计数单元412和422主要是采用一个带有置位功能的计 数器来实现的，同时两个计数器会分别产生计数值coimtl和Coimt2 ；此时，控制系统304会控制第一通道310和第二通道320产生通道准备完毕的状 态信号，同步模块303将这两个通道状态信号合并，产生一个通道同步信号b，并通过隔离 电路311和321分别送给信号产生模块313和323。信号产生模313和323块主要进行两项操作一是用系统时钟a采样通道同步信 号b，产生锁存信号Iockl和lock2，并分别发送给锁存计数单元413和423 ；二是用基准时 钟Lcl和Lc2采样通道同步信号b，产生启动信号si和s2，并分别送给相位校准模块314 和324，以及波形输出模块315和325。锁存计数单元413和423会在信号产生模块313和323送来的锁存信号Iockl和 lock2到来时，将分频计数单元412和422产生的计数值coimtl和Count2锁存起来，然后送给控制系统304，控制系统304将计数值coimtl和Coimt2进行比较，如果两个计数值不同， 控制系统304就会产生一个置位信号，送给其中一个通道的分频计数单元中的带有置位功 能的计数器，使其和另外一个通道的计数器对齐，从而使两个通道的基准时钟Lcl和Lc2对齐。由于基准时钟Lcl和Lc2是对齐的，那么用同样的基准时钟采样同一个通道同步 信号b，得到的启动信号si和s2也是相同的。然后两个通道的相位校准模块314和3M计算采样时钟scl和sc2与启动信号si 和s2之间的相位差，得到相位误差信号pel和pe2，并将它们发送给控制系统304，在本实 施例中，是通过计算采样时钟的上升沿与启动信号的上升沿之间的相位差来实现的。相位误差信号pel由启动信号si与采样时钟scl之间的差得到的，相位误差信号 pe2由启动信号s2与采样时钟sc2之间的差得到的，因为启动信号si和s2是相同的，控制 系统304就可以计算出采样时钟scl和sc2之间的相位差，并将该相位差保存。503 用户设置同步输出；信号发生器3上电后，用户一般会根据自己的测试需求，通过外部输入装置，例如 键盘等，设置单通道输出，此时将直接输出波形；或者设置第一通道310和第二通道320按 照设定的参数同步输出，例如，用户可设置第一通道310和第二通道320之间保持相同相位 输出，或者也可以设置保持一定相位差输出。504 控制系统通知各通道准备；在用户设置多通道同步输出之后，控制系统304将通知各通道做好信号输出前的 准备工作，并且各通道在做好准备工作之后，发送一个通道状态信号给控制模块301中的 同步模块303。505 产生通道同步信号；在所有的通道都做好准备工作之后，各通道会发送一个通道准备完毕的状态信 号，同步模块303将两个通道的状态信号进行合并操作，产生通道同步信号b，并分别发送 给第一通道310和第二通道320。本实施例中，合作操作是指将每个通道的通道状态信号进 行“相与”或者“相或”操作。506 控制系统将相位控制字配置给各通道；在第一通道310和第二通道320接收到通道同步信号b之后，将会执行和502步 骤相同的操作，只是此时相位校准模块314和3M不需要计算启动信号si、s2和采样时钟 scl、sc2之间的相位差，控制系统304将根据在502步骤得到的采样时钟scl和sc2之间 的相位差，以及用户设置的输出波形的周期，得到相位控制信号pel和pc2，例如，两个通道 的采样时钟的上升沿之间相差5nS，则各通道在各自采样时钟下同时产生的波形也会相差 5nS ；假设输出波形的周期都是20nS，则两个通道的输出波形的相位差是90度；此时控制系 统304控制其中一个通道的初始相位提前90度，则两个输出波形的相位差为0。507 输出波形。本实施例中采用了 DDS技术，DDS技术的工作原理属于现有技术范畴，这里不再介 绍。因此本实施例中的波形输出模块315和325包括相位累加器、相位加法器、波形存储器、 数模转换器和模拟输出电路，波形输出模块315和325在收到启动信号si和s2之后，将通 过采样时钟scl和sc2采样波形，并根据控制系统304送来的相位控制信号pel和pc2等信号，设置输出波形的参数，最终完成波形的输出。本发明所述的这种通道同步方法，通过计算通道间采样时钟的差，来校准输出波 形之间的相位差，不仅硬件开销小，而且软件算法简单，易于实现，同时采用FPGA的实现方 式，使得校准时间更短，实时性更好。作为另外的实施例，相位校准模块314和324根据采样时钟scl和sc2的下降沿 和启动信号si和s2的下降沿之间的相位差，得到相位误差信号pel和pe2。作为另外的实施例，控制系统304通过同时调整两个通道的输出波形的相位，达 到相位校准的目的。例如，如果两个通道的相位差为90度，可以设置第一通道310的初始 相位提前45度，第二通道320的初始相位滞后45度，使两个通道的相位差为0。作为另外的实施例，本发明的信号发生器3也可以没有锁存计数单元413和423， 此时将不会将基准时钟Lcl和Lc2对齐，也可以实现本发明同步校准的目的，只是这样做精 度会有所下降。作为另外的实施例，分频计数单元412和422将计数值countl和COunt2直接送 给控制系统304，控制系统304根据计数值countl和Count2，产生一个置位信号，使分频计 数单元412和422的计数器对齐。作为另外的实施例，本发明所采用的通道同步方法，还可以用于多于两个通道的 信号发生器，例如4通道等。以上所述的仅为本发明的具体实施例，并不用于限定本发明的保护范围，凡在本 发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范 围之内。
权利要求
1.一种多通道同步信号发生器，包括一个控制模块，以及相互独立的两个信号处理通道，所述的控制模块用于产生一个系统时钟、一个通道同步信号和两个相位控制信号； 所述的通道各自包括一个时钟模块，用于根据所述的系统时钟产生一个采样时钟信号和一个基准时钟信号；一个信号产生模块，用于根据所述的通道同步信号和所述的基准时钟产生一个启动信号；和一个波形输出模块，用于根据所述的启动信号、所述的采样信号和所述的相位控制 信号输出波形信号； 其特征在于，所述的通道还各自包括一个相位校准模块，用于根据所述的采样时钟信号和所述的启 动信号，产生一个相位误差信号；所述的控制模块，还用于根据两个通道的相位误差信号，设置所述的相位控制信号。
2.根据权利要求1所述的信号发生器，其特征在于，所述的相位校准模块用于根据所 述的采样时钟信号的上升沿和所述的启动信号的上升沿之间的相位差，产生所述的相位误 差信号。
3.根据权利要求1或2所述的信号发生器，其特征在于，所述的控制模块用于根据所述 的两个通道的相位误差信号，设置所述的两个通道的相位控制信号，使所述的两个通道的 波形输出模块输出的波形信号同步。
4.根据权利要求1或2所述的信号发生器，其特征在于，所述的控制模块用于根据所述 的两个通道的相位误差信号，设置所述的两个通道中的一个通道的相位控制信号，使所述 的两个通道的波形输出模块输出的波形信号同步。
5.根据权利要求1或2所述的信号发生器，其特征在于，所述的时钟模块用于对所述的 系统时钟计数分频，产生所述的基准时钟。
6.根据权利要求5所述的信号发生器，其特征在于，所述的时钟模块根据所述的基准 时钟产生一个计数值，所述的控制模块根据所述的两个通道的计数值，控制两个通道的基 准时钟对齐。
7.根据权利要求6所述的信号发生器，其特征在于，所述的信号产生模块还用于根据 所述的系统时钟对所述的通道同步信号的采样结果，产生一个锁存信号，所述的控制模块 根据所述的锁存信号和所述的两个通道的计数值，控制所述的两个通道的基准时钟对齐。
8.根据权利要求7的信号发生器，其特征在于，所述的时钟模块还包括一个锁存计数 单元，用于根据所述的锁存信号锁存所述的计数值，并将锁存后的计数值发送给所述的控 制模块。
9.根据权利要求1、2、6、7或8所述的信号发生器，其特征在于，所述的时钟模块、信号 产生模块和相位校准模块由FPGA或CPLD等可编程逻辑器件中的一种构成。
10.根据权利要求4所述的信号发生器，其特征在于，所述的时钟模块、信号产生模块 和相位校准模块由FPGA或CPLD等可编程逻辑器件中的一种构成。
全文摘要
本发明公开了一种多通道同步信号发生器，其包括一个控制模块，以及相互独立的两个信号处理通道，控制模块用于产生一个系统时钟、一个通道同步信号和两个相位控制信号；两个通道各自包括一个时钟模块，用于根据系统时钟产生一个采样时钟信号和一个基准时钟信号；一个信号产生模块，用于根据通道同步信号和基准时钟产生一个启动信号；和一个波形输出模块，用于根据启动信号、采样信号和相位控制信号输出波形信号；并且两个通道还各自包括一个相位校准模块，用于根据采样时钟信号和启动信号，产生一个相位误差信号；控制模块还用于根据两个通道的相位误差信号，设置所述的相位控制信号。本发明所述的多通道信号发生器，可以在电气隔离的情况下，实现通道的精确同步。
文档编号G06F1/12GK102129269SQ20111006565
公开日2011年7月20日 申请日期2011年3月18日 优先权日2011年3月18日
发明者李维森, 王悦, 王铁军 申请人:北京普源精电科技有限公司