专利名称：视频信号同步检测方法
技术领域：
本发明为一种视频信号同步检测方法，特别是一种可通过总线对视频信号控制芯片进行自动检测的视频信号同步检测方法。
参照图1所示，一显示卡100必须具备显示控制芯片(VideoController)111、显示存储器(Video Memory)112、输出/入装置(BIOS)113、数字模拟转换芯片(RAMDAC)114，并通过总线120连接至CPU，用以接收CPU所送出的待显示数据，并将此待显示数据转换并传送至显示器130显示。
其中，显示控制芯片111为显示卡100的核心所在。由于视窗软件的逐渐盛行，多数软件都已采用图形使用者接口(GUI，Graphics User Interface)的设计方式，然而，由于此种接口设计需要更高的解析度以及更多的颜色来显示，无形中导致数据量的递增，而使得CPU工作负担加重，并造成总线120的堵塞。因此，必须在显示卡100中设计一个专门处理显示数据工作的芯片，亦即显示控制芯片111，用以降低CPU的负担，且由于CPU只下单纯的坐标及颜色指令，其余皆由显示控制片111来完成，不仅减少数据往返总线120的时间，也缩短了数据处理工作的时间，增加显示的效率。
而在显示存储器112方面，其主要目的是作为显示控制芯片111控制数据存取的对象，并可将数据读至数字模拟转换芯片114，以转换为显示器130可接受的模拟信号，由于显示存储器112所需容量与显示器130的解析度与颜色bit数息息相关，因此显示存储器112的良莠影响集成显示速度甚大。
如前所述，显示控制芯片111与显示存储器112为集成显示电气回路中的关键性元件。因此在生产过程中，为了确保集成显示电气回路的功能与品质，必须对显示控制芯片111以及显示存储器112进行检测，以确保在各种视频信号显示模式下，显示控制芯片111以及显示存储器112均能正常运作。然而，虽然在显示存储器112的数据读写状态检测方面，目前已可通过自动化方式进行，但显示控制芯片111的检测技术却仍停留在以人工检视不同视频信号显示模式下所产生的画面干扰与失同步问题。
有鉴于目前显示控制芯片以人工进行检视的粗糙与不便，本发明的主要目的在于提供一种视频信号同步检测方法，可通过总线对显示控置芯片所产生的水平同步信号以及垂直同步信号进行自动检测，以确保显示控制芯片的精确度。一方面可提高产品品质，另一方面可减少劳动人力并降低工资成本。
为达上述目的，本发明揭露一种视频信号同步检测方法，其步骤包括有建立一显示模式表，包括各显示模式所对应的一标准水平同步信号时钟数以及一标准垂直同步信号时钟数；将显示器设定至一模式指标所指的显示模式；取得显示器的水平同步信号时钟数以及一垂直同步信号时钟数；比较该标准水平同步信号时钟数以及该水平同步信号时钟数；在标准水平同步信号时钟数等于水平同步信号时钟数，且标准垂直同步信号时钟数等于垂直同步信号时钟数时，将模式指标指向下一显示模式；以及在所有显示模式均检测完毕时，结束此视频信号同步检测方法。
有关本发明的详细内容及技术，现结合
如下图1，为公知的显示卡的功能方框图；图2，为本发明的视频信号同步检测方法的主控逻辑流程图；图3，为本发明的视频信号同步检测方法的显示模式表示意图；图4，为本发明的视频信号同步检测方法的计数方框图；及图5，为本发明的视频信号同步检测方法的细部流程图。
参照图2，为实现本发明的视频信号同步检测方法的主控逻辑流程图。首先取得一存储器，步骤201；在存储器中建立一显示模式表，参照图3所示，用以决定各显示模式所对应的一水平同步信号频率与一垂直同步信号频率，以及各显示模式所对应的一标准水平同步信号时钟数以及一标准垂直同步信号时钟数，步骤202；将一模式指标指向显示模式表中的第一显示模式，步骤203；藉由一显示控制芯片将一显示器设定至模式指标所指的显示模式，以及其所对应的水平同步信号频率与垂直同步信号频率，步骤204；其中显示控制芯片是藉由一总线，例如一PCI总线连接至一主机板；接着，取得显示器的一水平同步信号时钟数以及一垂直同步信号时钟数，步骤205；将水平同步信号时钟数以及垂直同步信号时钟数与标准水平同步信号时钟数以及标准垂直同步信号时钟数作比较，步骤206；在标准水平同步信号时钟数不等于水平同步信号时钟数，或标准垂直同步信号时钟数不等于垂直同步信号时钟数时，判断此时属于失同步状态，步骤207；并结束此视频信号同步检测方法，步骤208；在标准水平同步信号时钟数等于水平同步信号时钟数，且标准垂直同步信号时钟数等于垂直同步信号时钟数时，将模式指标指向显示模式表中的下一显示模式，步骤209；重复步骤204至步骤209，直至显示模式表中的所有显示模式均已检测完毕，步骤210；最后，结束此视频信号同步检测方法，步骤208。
其中，取得水平同步信号时钟数以及垂直同步信号时钟数的步骤参照图4、5所示。
图4为本发明的视频信号同步检测方法的计数方框图，其中说明一总线400、一INIT信号产生逻辑电路401、第一计数器402、一第二计数器403、一第一缓冲器404及一第三计数器405、一第四计数器406、一第二缓冲器的结构图；图5说明本发明的视频信号同步检测方法的细部流程图。首先通过该总线产生一产生INIT信号，步骤500，用以设定第一、二、三、四计数器初始值为0，步骤501，并启动计数控制信号CE1及CE3，使第一、三计数器开始计数，步骤502。
当第一计数器检测到水平同步信号时钟(VSYNC)的上升缘时，该第一计数器由0变为1，步骤503A，此时，启动计数控制信号CE2，步骤504A，接着第二计数器开始计数，步骤505A。而当第一计数器再次检测到水平同步信号时钟(VSYNC)的上升缘时，第一计数器由1变为2，步骤506A，并随之关闭计数控制信号CE1及CE2，步骤507A。此时，第一、二计数器停止计数，步骤508A，而第二计数器的内容恰为一个水平同步信号时钟(VSYNG)周期所历经的参考时钟(Ref_clock)数。
同时，当第三计数器检测到垂直同步信号时钟(HSYNC)的上升缘时，该第三计数器由0变1，步骤503B，此时，启动计数控制信号CE4，步骤504B，接着第四计数器开始计数，步骤505B。而当第三计数器再次检测到垂直同步信号时钟(HSYNC)的上升缘时，第三计数器由1变为2，步骤506B，并随之关闭计数控制信号CE3及CE4，步骤507B。
此时，第三、四计数器停止计数，步骤508B，而第四计数器的内容恰为一个垂直同步信号时钟(HSYNG)周期所历经的参考时钟(Ref_clock)数。
当水平同步信号时钟(VSYNG)与垂直同步信号时钟(HSYNC)信号均经过至少一个周期以后，启动缓冲器控制信号0C1及0C2，步骤509，最后输出第二、四计数器的最终计数值，步骤510至总线，该最终计数值亦即VSYNG与HSYNC周期的参考时钟(Ref_clock)数。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围应当以权利要求所界定的为准。
权利要求
1.一种视频信号同步检测方法，用以检测显示控制芯片在各显示模式下的操作情形，其步骤包括有建立一显示模式表，用以决定各显示模式所对应的一标准水平同步信号时钟数以及一标准垂直同步信号时钟数；藉由该显示控制芯片将一显示器设定至一模式指标所指的显示模式；取得该显示器的一水平同步信号时钟数以及一垂直同步信号时钟数；比较该标准水平同步信号时钟数以及该水平同步信号时钟数；在该标准水平同步信号时钟数等于该水平同步信号时钟数，且该标准垂直同步信号时钟数等于该垂直同步信号时钟数，将该模式指标指向下一显示模式；以及在该显示模式表的所有显示模式均检测完毕时，结束此视频信号同步检测方法。
2.如权利要求1所述的视频信号同步检测方法，其中该显示控制芯片是藉由一总线连接至一主机板。
3.如权利要求2所述的视频信号同步检测方法，其中该总线是为一PCI总线。
4.如权利要求1所述的视频信号同步检测方法，其中还包括于该标准水平同步信号时钟数不等于该水平同步信号时钟数，或该标准垂直同步信号时钟数不等于该垂直同步信号时钟数时，判断此时属于失同步状态；以及结束此视频信号同步检测方法。
5.如权利要求1所述的视频信号同步检测方法，其中还包括将该模式指标指向该显示模式表的第一显示模式。
6.如权利要求1所述的视频信号同步检测方法，其中建立该显示模式表的步骤，包括取得各显示模式所对应的一水平同步信号频率以及一垂直同步信号频率；以及取得各显示模式所对应的该标准水平同步信号时钟数以及该标准垂直同步信号时钟数。
7.如权利要求1所述的视频信号同步检测方法，其中将该显示器设定至该模式指标所指的显示模式的步骤，包括将该显示器设定至该模式指标所指的显示模式所对应的该水平同步信号频率；以及将该显示器设定至该模式指标所指的显示模式所应对的该垂直同步信号频率。
8.如权利要求1所述的视频信号同步检测方法，其中还包含取得水平同步信号时钟数以及垂直同步信号时钟数的步骤通过该总线产生一产生INIT信号；设定第一、二、三、四计数器初始值为0；启动计数控制信号CE1及CE3；该第一、三计数器开始计数；启动缓冲器控制信号0C1及0C2；及输出该第二、四计数器的最终计数值至该总线。
9.如权利要求8所述的视频信号同步检测方法，其中该水平同步信号时钟数是由下列步骤取得该第一计数器由0变为1；启动计数控制信号CE2；该第二计数器开始计数；该第一计数器由1变为2关闭该计数控制信号CE1及CE2；及该第一、二计数器停止计数。
10.如权利要求9所述的视频信号同步检测方法，其中该第一计数器由0变为1的步骤是发生在该第一计数器检测到该水平同步信号时钟的上升缘。
11.如权利要求9所述的视频信号同步检测方法，其中该第一计数器由1变为2的步骤是发生在该第一计数器再次检测到该水平同步信号时钟的上升缘。
12.如权利要求9所述的视频信号同步检测方法，其中该垂直同步信号时钟数是藉由下列步骤取得该第三计数器由0变为1；启动计数控制信号CE4；该第四计数器开始计数；该第三计数器由1变2；关闭该计数控制信号CE3及CE4；及该第三、四计数器停止计数。
13.如权利要求12所述的视频信号同步检测方法，其中该第三计数器由0变为1的步骤是发生在该第三计数器检测到该垂直同步信号时钟的上升缘。
14.如权利要求12所述的视频信号同步检测方法，其中该第三计数器由1变为2的步骤是发生在该第三计数器再次检测到该垂直同步信号时钟的上升缘。
全文摘要
视频信号同步检测方法，确保在不同显示模式下，显示控制芯片均可正常运作，不会出现失同步；该视频信号同步检测方法是建立一显示模式表，以决定各显示模式所对应的标准水平同步信号时钟数以及标准垂直同步信号时钟数；取得显示器在各显示模式下的水平同步信号时钟数以及垂直同步信号时钟数，并与标准值进行比较；若比较结果为相异时，则判断此时处在失同步状态；否则，即为此显示控制芯片检测通过。
文档编号H04N5/04GK1394074SQ0112192
公开日2003年1月29日 申请日期2001年6月21日 优先权日2001年6月21日
发明者蔡俊男 申请人:神达电脑股份有限公司