专利名称：用于rfid应答器的低功率、少引脚计数接口的制作方法
技术领域：
一般而言，本发明涉及射频识别(RFID)系统领域。更具体地，本发明尤其涉及一种包含FRAM存储器的RFID应答器。本发明还涉及一种改进的在RFID应用之内及之外都具有实用性的串行接口。
背景技术：
在本领域中众所周知，基本的RFID系统包括三个组成部分天线或线圈；具有解码器的收发器(即，RFID阅读器)；以及用唯一信息编程的应答器(S卩，RFID标签)。RFID标签被分类为有源的或无源的。有源RFID标签由内部电池供电，并且通常可对其进行读取/写入，即，标签数据可以被重写和/或修改。无源RFID标签在没有单独外部电源的情况下工作，并且获得从阅读器产生的操作功率。图1示出了典型的无源RFID标签的示例。标签100包括耦接到模拟前端电路104 的天线102，模拟前端电路104通过接收(RX)和传送(TX)路径与数字和存储器电路106通信。现在，大多数无源RFID标签都使用某种电可擦除可编程只读存储器(EEPR0M)，诸如闪存。尽管迄今为止EEPROM存储器已供无源RFID标签应用所使用，但是对从RFID输入和输出的更大的数据吞吐量的需要不断增大。这可以例如在工厂环境中以及在公路收费中看出。基于EEPROM的无源RFID标签较慢而可能不适于更高吞吐量的应用。可选择的，存在诸如FRAM( “铁电随机存取存储器”)存储器之类的更快速的存储器技术，其完全适合于这些新的更高速的RFID应用。但是，通常来说，与RFID的数据传入和传出相关的整个协议是EEPROM相关的。为了利用可选的存储器技术(诸如FRAM存储器)，期望的是对现有数据协议进行延伸，将现有数据协议优化用于操作包含FRAM存储器的无源RFID标签。EPC全球第2代标准包括公布的对存储器执行块写入(Block Write)的方法。考虑诸如FRAM存储器之类的更快速的存储器技术的能力时，该方法是无效的。
发明内容
因此，本发明针对适合于在RFID应用中用作次级接口的串行接口，其基本消除了由于相关技术的限制和缺陷所引起的一个或多个问题。根据本发明，一种串行接口包括选择节点、时钟节点、第一双向数据端口、第二双向数据端口、以及移位寄存器电路，移位寄存器电路耦接到两个数据端口以使得与时钟节点相关的时钟信号的前沿和下降沿被用来对数据进行移位或传输数据。应该理解的是，上述概括描述和以下详细描述都是示例性和说明性的，并且都是为了对所要求保护的本发明提供进一步的说明。
附图示出了本发明的实施例，并且与描述一起用来说明本发明的原理，附图被包括来提供对本发明的进一步理解，并且被包括在本说明书中从而构成本说明书的一部分。在附图中图1是现有技术的基于EEPROM的无源RFID标签的框图；图2是根据本发明的基于FRAM存储器的无源RFID标签的框图；图3是基于嵌入式FRAM存储器的RFID应用的框图；图4是图2和图3中所示基于FRAM的RFID电路的数字部分的更详细的框图；图5是图2和图3中所示基于FRAM的RFID电路的串行接口的更详细的框图；图6至图10是与图5中所示串行接口电路相关的时序图；图11是与图2和图3中所示基于FRAM的RFID电路的数字部分相关的存储器指针电路的框图；图12是与图11的存储器指针电路相关的存储器内容的一部分；图13是用于对存储器进行读取和写入数据的现有技术的流程图；图14是用于对存储器进行读取和写入数据的另一现有技术的流程图；图15是根据本发明的用于使用图11的存储器指针电路来对存储器进行读取和写入数据的技术的流程图；图16是根据现有技术的EPC全球块写入命令数据结构；图17A和图17B合起来表示现有技术方法的用于执行块写入命令的流程图；图18A和图18B合起来表示根据本发明的用于执行块写入命令的方法的流程图；图19是根据本发明的表示与图2和图3的电路相关的数字电路的一部分的另一框图，其包括中断管理块；以及图20A和20B合起来表示根据本发明的用于执行中断方法的流程图，其与图19的
中断管理块相关。
具体实施例方式现在参考图2，根据本发明的无源RFID标签200包括天线202、模拟前端204、以及数字部分206，数字部分206包括数字控制电路和FRAM存储器，并且使用RX和TX路径与模拟前端204进行通信。另外，RFID标签200包括耦接到引脚210的串行接口总线208。图 2中示出了 4位宽的总线208。RFID电路的模拟部分204和数字部分206通常集成在一个或多个集成电路上。在图2中所示普通/常见无源标签的实现中，通常不存在串行接口并且不使用引脚210。现在参考图3，根据本发明的嵌入式RFID应用300包括RFID集成电路314，RFID 集成电路314包含模拟前端304以及数字和FRAM存储器部分306。实际上，天线302可以包括在RFID集成电路314中也可以不包括在RFID集成电路314中。注意，在图3中，出现了与数字部分306的串行接口相关的4个引脚310。这4个引脚310是片选引脚、时钟引脚、数据1引脚、以及数据2引脚，在下文中将进一步详细说明。典型地，串行接口耦接到微处理器312，微处理器312与和RFID应用300相关的各种控制输入进行通信。典型的应用 300可以是工厂的计量应用或控制应用。典型的嵌入式应用中的RFID集成电路314将随时被手持阅读器(图3中未示出)询问。现在参考图4，更详细地示出了图2和图3的电路的数字部分。参考图2和图3，数字部分406包括RX和TX路径。RX和TX路径与状态机420进行通信，状态机420与FRAM 存储器块422进行双向通信。仲裁逻辑块似4与FRAM存储器422相关，并且被用来双向控制串行接口 426。转而，串行接口 4 通过4位总线耦接到外部引脚410。现在参考图5，更详细地示出了图4的串行接口 426。本领域中已知，传统的SPI接口具有4个引脚选择、时钟、数据输入、以及数据输出。为了将1字节的数据传入或传出， 除了单个数据线上的数据相关转换之外，需要8个时钟周期。图5中所示串行接口 500看起来类似于SPI接口，但是具有两个重要改进。第一，两个数据端口被用作一个双向对。第二，两个时钟边沿都被用来移位和传输数据。利用这两个改进，仅使用一对时钟周期来传输 1字节的数据。这样，用于数据转换的功率是恒定的，但是用于时钟转换的功率却减少为四分之一。可选地，也可以仅使用时钟的单个边沿而不是两个边沿。尽管与根据本发明的双边沿解决方案相比这需要更大的功率，但是与传统的SPI接口相比，这种单边沿解决方案仍然能节约功率。因此，图5中所示的串行接口 500是(也仅是)用于改进基于FRAM存储器的无源RFID标签或电路中的吞吐量的一个特征，尽管其在非RFID应用中也具有实用性。 具体地，在保持相同引脚数量的情况下，与传统的SPI接口相比，串行接口 500可以使传送一个数据字所需的时钟转换次数减少到最少。在图5中，串行接口 500包括选择引脚、时钟引脚、双向数据_1引脚、以及双向数据_0引脚。选择引脚耦接到在传统逻辑电路中实现的操作码解释器和状态机504。状态机 504与数据输出寄存器502和数据输入寄存器506进行双向通信。数据输出寄存器502通过分支为两个8位总线的一个16位总线耦接到移位寄存器508A和508C。类似地，数据输入寄存器506通过分支为两个8位总线的一个16位总线耦接到移位寄存器508B和508D。 移位寄存器508A将数据加载到数据_1引脚上，移位寄存器508B从数据_1引脚接收数据， 移位寄存器508C将数据加载到数据_0引脚上，以及移位寄存器508D从数据_0引脚接收数据。移位寄存器508A至508D通过反相器510和512由交替时钟周期操作。关于图6至图10的时序图进一步说明串行接口 500的定时和传输方案。基于所接收到的命令，状态机产生读取和写入控制信号。其还传输来自移位寄存器的地址和数据，并根据需要将它们应用到FRAM。现在参考图6，示出了用于16位信息的写入周期。CS片选信号变高，并且，在预定延时t㈣之后，写入周期开始。在CLK引脚的前4个时钟周期期间，Dl数据字包括R/W 位、操作码信息、以及5个地址位。操作码可以包括关于操作模式(例如，“测试”、“正常”、 “状态”、或“控制”)的信息。在CLK引脚的后4个时钟周期期间，Dl数据字包括将要被写入FRAM存储器的8个数据位。类似地，在CLK引脚的前4个时钟周期期间，DO数据字包括操作码信息和5个地址位。在CLK引脚的后4个时钟周期期间，DO数据字包括也要被写入 FRAM存储器的8个数据位。
现在参考图7，示出了用于16位信息的读取周期。CS片选信号变高，并且，在预定延时tcsu之后，读取周期开始。在CLK引脚的前4个时钟周期期间，Dl数据字也包括R/W 位、操作码信息、以及5个地址位。在CLK引脚的后4个时钟周期期间，Dl数据字包括来自 FRAM存储器的8个数据位。类似地，在CLK引脚的前4个时钟周期期间，DO数据字也包括操作码信息和5个地址位。在CLK引脚的后4个时钟周期期间，DO数据字包括也来自FRAM 存储器的8个数据位。现在参考图8，示出了前4个时钟周期的详细视图。CLK信号的第一个高转换被用来在Dl上传输R/W位并且在DO上传输0P4位。CLK信号的第一个低转换被用来在Dl上传输0P3位并且在DO上传输0P2位。CLK信号的第二个高转换被用来在Dl上传输OPl位并且在DO上传输OPO位。CLK信号的第二个低转换被用来在Dl上传输A9位并且在DO上传输A8位。CLK信号的第三个高转换被用来在Dl上传输A7位并且在DO上传输A6位。CLK 信号的第三个低转换被用来在Dl上传输A5位并且在DO上传输A4位。CLK信号的第四个高转换被用来在Dl上传输A3位并且在DO上传输A2位。CLK信号的第四个低转换被用来在Dl上传输Al位并且在DO上传输AO位。现在参考图9，示出了写入数据的详细视图。CLK信号的第一个高转换被用来在Dl 上传输D15位并且在DO上传输D14位。CLK信号的第一个低转换被用来在Dl上传输D13 位并且在DO上传输D12位。CLK信号的第二个高转换被用来在Dl上传输Dll位并且在DO 上传输DlO位。CLK信号的第二个低转换被用来在Dl上传输D9位并且在DO上传输D8位。 CLK信号的第三个高转换被用来在Dl上传输D7位并且在DO上传输D6位。CLK信号的第三个低转换被用来在Dl上传输D5位并且在DO上传输D4位。CLK信号的第四个高转换被用来在Dl上传输D3位并且在DO上传输D2位。CLK信号的第四个低转换被用来在Dl上传输Dl位并且在DO上传输DO位。现在参考图10，示出了读取数据的详细视图。CLK信号的第一个高转换被用来在 Dl上驱动D15位并且在DO上传输D14位。CLK信号的第一个低转换被用来在Dl上传输 D13位并且在DO上传输D12位。CLK信号的第二个高转换被用来在Dl上传输Dll位并且在DO上传输DlO位。CLK信号的第二个低转换被用来在Dl上传输D9位并且在DO上传输 D8位。CLK信号的第三个高转换被用来在Dl上传输D7位并且在DO上传输D6位。CLK信号的第三个低转换被用来在Dl上传输D5位并且在DO上传输D4位。CLK信号的第四个高转换被用来在Dl上传输D3位并且在DO上传输D2位。CLK信号的第四个低转换被用来在 Dl上传输Dl位并且在DO上传输DO位。RFID器件上增加的用户存储器空间的一种可能的使用是用来存储跟踪信息的谱系或其他顺序集。现有技术中存储这种信息的一种方法可能是读取器件存储器，直到找到空闲位置。该方法显然效率很低。如果RFID系统将已知位置用作地址指针，则可以更好地管理存储器的存储。然后，RFID系统可以读取已知位置来确定下一个可用的存储器位置。 然而，这需要多重的存储器访问以及多重的RFID命令/响应回合。这会减缓例如流水线上的吞吐量。图13的流程图中示出了根据现有技术的第一存储器存储技术1300，其中RFID标签没有当前位置指示符。无线/RFID操作的每次发生由星号表示。在步骤1302，RFID标签进入例如由阅读器产生的场。在步骤1304，阅读器识别RFID标签。在步骤1306，阅读器初始化读取地址。在步骤1308，读取操作开始。在步骤1312，读取数据内容。如果在该位置处已存在数据，则在步骤1310地址增量，并且再次读取数据内容。重复该处理直到找到零数据位置。一旦在步骤1314找到零数据位置，则在步骤1316将新数据写入存储器。从图 13的流程图可以看出，存在许多(取决于通过循环的次数)其中执行了无线/RFID操作的单独步骤。图14的流程图中示出了根据现有技术的第二存储器存储技术1400，其中RFID标签在规定的位置处具有当前位置指示符。同样，由星号表示无线/RFID操作的每次发生。 在步骤1402，RFID标签进入例如由阅读器产生的场。在步骤1404，阅读器识别RFID标签。 在步骤1406，阅读器读取当前位置。在步骤1408，阅读器执行写入操作。在步骤1410，当前位置指示符增量。最后，在步骤1412，阅读器更新当前位置。从图14的流程图可以看出，存在四个其中执行了无线/RFID操作的单独步骤。根据本发明，存储器指针位于固定的可读取/可写入的存储器位置。用户确定其谱系缓冲器的范围，并且将存储器指针初始化到该范围的最低值。第二存储器位置作为间接写入的触发地址。当用户想要对谱系存储器中的下一位置进行写入时，作为替代，写入数据被指向触发地址，控制器将自动地对由存储器指针所指向的位置进行写入。当写入完成时，控制器使存储器指针增量到下一可用位置。同时，控制器通过解释两个相关的控制位来管理随后的存储器访问行为。针对其中期望许多数据但是仅最近的记录为必须的情况，这些可操作地允许谱系缓冲器自动地回卷到起始位置，或者可以被用来对指针以下的位置中的数据进行锁定，使得它们不能被其他操作(包括对存储器的直接写入)覆写。图12中示出了根据本发明的使用指针的存储器1200的一部分。在图12中所示的存储器示例中，指针位于地址OxAB，并且通过存储器的剩余部分建立数据记录。当第一记录被写入时，指针位置中的值将被更新为0x0706，以指向前一记录后的第一个未使用的位置。接着，当该位置被写入时，指针的值将改变为0x070A。针对存储器的剩余部分继续进行该处理。尽管以下对本发明的描述与第二代EPC(第二代电子产品代码)协议有关，但是对于本领域技术人员来说显然的是，本发明的适用范围可以容易地扩展至还包括其他的RFID 协议。图11中示出了用于执行本发明的指针方法的状态机、存储器、以及相关电路的框图 1100。存储器指针电路包括第二代EPC状态机1102，用于提供增量、加载、标准地址、以及标准或指针控制信号。状态机1102是典型的第二代解码器，具有附加的控制，用于加载地址指针位置或对地址指针位置进行增量，并且用于选择存储地址值或标准地址值。存储器 1104包括地址、数据、以及R/W信号。增量器1106具有一个输入端和一个输出端，并且接收增量信号。地址指针寄存器1108具有一个输入端和一个输出端，并且接收加载信号。寄存器1108的输出端耦接到增量器1106的输入端。多路复用器1110在第一输入端接收标准地址，并且在第二输入端接收地址指针寄存器1108的输出。多路复用器1110的输出端由状态机1102所提供的标准或指针控制信号所控制。多路复用器1110的输出端耦接到存储器1104的地址输入端。图11中所示的状态机1102表示整个EPC第二代协议处理器。其主要的外部输入为RX(接收数据)信号，如图2中所示，该RX信号来自模拟前端芯片。状态机1102处理第二代命令；图6中所示的块写入命令是这些命令中的一个示例。根据具体命令类型，状态机1102可以执行单次的或多次的存储器读取或写入。除了图11中所示的地址控制之外，状态机1102还提供读取/写入控制(R/W)和数据(D)。图15中的流程图示出了用于操作图11中所示存储器指针电路的方法1500。再次用星号表示无线/RFID操作。根据本发明，在步骤1502标签进入阅读器场。在步骤1504，阅读器识别RFID标签。在步骤1506，阅读器对存储的地址触发位置进行写入。在步骤1508， 标签将写入数据指向当前位置。在步骤1510，标签对当前位置寄存器进行增量。注意，在本发明的方法1500中，仅进行了两次无线/RFID操作。因此，对RFID标签的询问被减少到最少，并且数据吞吐量被期望地最大化。图16中示出了 EPC全球块写入命令的命令结构1600。该命令的时序在如图16所示的位字段中被从左到右地指示。包括的是命令、存储体、字指针、字计数、数据、RN、以及 CRC(循环冗余校验)位字段。在RFID应用中，接收器必须传输所有位并且计算关于整个命令的CRC，以及为数据提供本地缓冲器。只有接收到整个命令并且本地计算的CRC与外部CRC(命令的最后部分)进行了比较，才能确定命令(具体地，地址或数据值)的有效性。 如果两个CRC值不匹配，则必须丢弃整个命令。针对EEPROM或闪存技术，已知这些技术的写入时间很慢，因此很难执行块写入。 它们还需要使用内部缓冲器来在检查消息CRC之前保存所有的数据。图17A和图17B中示出了根据现有技术的传统的块写入方法。参考图17A，在步骤1702，RFID标签进入场。在步骤1704，阅读器识别RFID标签。在步骤1706，从阅读器接收块写入命令的命令位。在步骤1708，从阅读器接收块写入字指针。在步骤1710，RFID标签将该块写入字指针存储为起始地址。在步骤1712，从阅读器接收块写入字计数。在步骤 1714，RFID标签存储该字计数。在步骤1716，从阅读器接收每个数据字。在步骤1718，所述字被写入本地缓冲器。在步骤1720，将字计数被减量。现在参考图17B，在判定块1722， 询问字计数来找到为零的字计数。如果字计数不为零，则再次从步骤1716开始执行所述方法。如果字计数为零，则所述方法继续进行步骤17M，并且从阅读器接收RN 16句柄。在步骤1725，对所接收到的句柄与所存储的句柄进行比较。如果它们匹配，则所述方法继续进行步骤1726。如果它们不匹配，则所述方法直接继续进行步骤1732，在步骤1732中，在没有将本地缓冲器内容提交到主存储器的情况下终止所述方法，并且在步骤1734完成所述方法。 在步骤17 ，计算内部CRC 16。在步骤17 ，发送期望的CRC 16。在判定块1730，对计算的CRC与发送的CRC进行比较。如果它们不同，则在没有将本地缓冲器内容提交到主存储器的情况下在步骤1732终止RFID交互，并且在步骤1734完成所述方法。如果计算的CRC 与发送的CRC相同，则所述方法继续步骤1736，并且字计数被重置。在步骤1738，一个字的缓冲器数据被写入起始地址。在步骤1740，对存储的地址进行增量。在步骤1742，字计数减量。在判定块1744，检查字计数来判定其是否为零。如果字计数不为零，则从步骤1738 开始重复所述方法。如果字计数为零，则在步骤1746完成现有技术的方法。本发明的方法包括几个改进。第一，通过使用存储的地址指针，地址总是已知的。第二，由于用户可以在已知安全块指定起始地址，因此不需要如现有技术中的中间缓冲器。数据可以被写入安全区域，并且与通常一样进行CRC计算。如果CRC匹配，则数据被保留并且地址指针被更新。如果CRC不匹配，则地址指针保持并且重复写入。但是，本发明的主要优点是，即使用于块写入的EPC全球协议不充分支持任意长的验证(verified)写入，(与FRAM或其他高速非易失性存储器一同地)使用本发明也可以使写入被“即时地 (on-the-fly) ”进行并且不存在过度的区域损失(penalty)。图18A和图18B的流程图1800中示出了本发明的块写入方法。现在参考图18A， 本发明的方法使用RFID芯片上存储的地址来对下一个空闲存储空间进行写入，该空闲存储空间为安全区域并且不会覆写之前已写入的存储器内容。在步骤1802，RFID标签进入场。在步骤1804，阅读器识别标签。在步骤1806，块写入命令被初始化。在步骤1808，接收并识别所存储的地址触发位置。在步骤1810，接收块写入字计数。在步骤1812，标签对字计数进行存储。在步骤1814，发送第一数据字。在步骤1816，对主缓冲器进行写入。在步骤1818，字计数减量。现在参考图18B，在步骤1820检查字计数来判定其是否为零。如果字计数不为零，则从步骤1814开始重复所述方法。如果字计数为零，则所述方法继续，并且在步骤1822发送RN 16句柄。在步骤1823，对所接收到的句柄与所存储的句柄进行比较。 如果它们匹配，则所述方法继续进行步骤1拟4。如果它们不匹配，则所述方法直接继续进行步骤1830，在步骤1830中在没有将本地缓冲器内容提交到主存储器的情况下终止所述方法，并且在步骤1832完成所述方法。在步骤1拟4，计算内部CRC 16。在步骤1拟6，发送期望的CRC 16。在判决块1拟8，对计算的CRC 16与发送的CRC 16进行比较。如果结果是否定的，则在步骤1830将所存储的地址指针重置为其前一值，并且在步骤1832完成所述方法。如果结果是肯定的，则在步骤1834将新的地址指针位置设置为旧的地址指针位置加上所存储的字计数，并且在步骤1836终止所述方法。根据本发明的方法确保了新信息总被发送到安全区域，并且之前已写入的存储器内容不会被覆写。诸如图3中所示的嵌入式应用之类的具有次级接口的RFID器件通常具有嵌入式控制器，其对存储器访问进行仲裁。这种解决方案需要相当大的功率，从而限制了 RFID标签的有效性和范围。期望的解决方案是不使用嵌入式控制器来控制次级接口。本发明的方法允许对如图3所示的具有两个主访问端口的RFID电路进行简单、有效的存储器访问控制，参考图19进一步详细说明。根据本发明，RFID阅读器通过将数据写入可用存储器空间中的两个已知地址来发起中断。顺序不重要，但是两次写入的数据必须满足某一关系。在第一种实现中，两个16 位字必须异或O(OR)为一个十六进制值0x1234。同时，仅在重置后对每个位置第一次写入时传输用于进行比较的数据。重置还将发生在处理的结束以及上电时。如果数据满足该条件，则经由串行端口片选发出上升沿中断。该引脚通常为输入端，但是为了这个目的其为输出端。外部控制器将感测该上升沿(或高电平)作为中断。 适当的响应是在串行端口的时钟引脚上发出两个完整的时钟周期。这将对所述中断进行确认，并且使RFID器件释放用于进行随后访问的全部串行接口。同时，其将禁止RF接口尝试存储器访问。当外部串行控制器完成其事务处理时，其发送特定操作码或命令，RFID器件认为该特定操作码或命令是串行控制器的访问会话结束。串行总线被重新配置为非活动状态 (inert state)，以使得串行控制器可以不再对其进行控制，并且RFID器件恢复其正常的活动性。根据需要，中断控制器将被重置以允许另外的交换。现在参考图19，存储器访问由中断管理器1910控制，中断管理器1910通过总线 1922与存储器访问控制块通信。转而，存储器访问控制块通过双向总线1912与存储器阵列1902通信。RFID接口 1904通过双向总线1914与存储器访问控制块1908通信，并且通过总线1916与中断管理器1910通信。次级接口 1906通过双向总线1918与存储器访问控制块1908通信，并且通过总线1920与中断管理器1910通信。接口 1904和1906中必有一个为中断主导，并且具有存储器1902的起始控制。根据适当的命令，该接口可以放弃控制并且允许另一个接口接管。当使用完次级接口时，其向中断管理器发送信号以放弃存储器总线，并且允许主接口再次控制。现在参考图20A和图20B，流程图2000中示出了本发明的中断方法。参考图20A， 在步骤2004，标签或RFID芯片进入场。在步骤2006，阅读器识别标签或RFID芯片。在步骤2008，执行可选的标签操作。在步骤2010，对第一触发地址进行写入。在判定块2012，对该位置处是否为第一次写入进行判定。如果结果是肯定的，则将来自命令的写入数据置于本地寄存器中，并且所述方法继续步骤2016。如果结果是否定的，则在步骤2016执行可选的标签操作。在步骤2018，存储第二触发地址。在判定块2020，对该位置处是否为第一次写入进行判定。如果结果是肯定的，则将来自命令的写入数据置于第二本地寄存器中，并且所述方法继续步骤20M。在步骤20M，第二寄存器中的数据与第一触发数据进行异或。在判定块20 ，对异或运算的结果与值1234进行比较。如果结果为否定，则在步骤20 继续正常的标签操作。如果判定块2020的结果为否定，则也在步骤20 继续操作。如果判定块20 的结果为肯定，则向串行端口的片选发送中断信号，并且在步骤2030阻止RFID的接收。现在参考图20B，在流程图2001中示出了嵌入式应用中微控制器的串行行为。在步骤2034，利用之前描述的片选引脚上的上升沿来中断微控制器。在步骤2036，微控制器确认该中断。在步骤2038，根据需要对RFID芯片中的存储器进行读取或写入。判定块2040 示出在会话结束之前这些存储器交互可以是单次操作或多次操作。如果会话没有结束，则根据需要对存储器进行读取或写入。如果会话结束，则所述方法继续步骤2042，其中发送中断结束操作码。流程图2002再次描述了与RFID标签或集成电路有关的操作。在步骤2044清除中断，在步骤2046再次允许RFID的接收。本发明的存储器访问控制系统没有协调两个不同接口之间对存储器进行的访问的复杂手段。相反，选择RFID侧为主导，其控制所有的访问。在本发明中，由RFID主导来告诉次级串行接口其何时可以访问存储器。本发明的中断方法被用来唤醒通过串行接口通信的外部装置。当串行接口控制着存储器时，确认序列被用来确保中断的接收并且锁定RFID。这防止了 RFID独自设置中断条件然而串行接口从未响应并将RFID永久锁定的情况。相反，锁定受到串行接口的控制，并且确保了不会有两个接口为访问存储器而发生冲突的情况。当用完串行接口时，使用中断结束操作码来再次允许RFID访问存储器以及在下一中断周期之前阻止其他的串行访问。存储器访问控制块本质上是一组多路复用器。RFID和串行接口二者提供地址、数据和选择控制。通常，多路复用器操纵RFID对存储器的控制。在中断会话期间，多路复用器被统一切换到串行控制，并且阻止RFID控制。如果存储器正处于访问周期中，则存在来自FRAM存储器的反馈机制，该机制不允许在访问完成之前发生切换。根据本发明的方法的第二个优点是，所述方法允许RFID在闭环中选择时直接与串行接口进行通信。即，由于其控制中断，因此其可以对串行接口的行为进行初始化。在没有中断的情况下，串行接口将以其自己的步调与存储器进行交互，并且RFID接口将必须持续地检查状态。 对于本领域技术人员显然的是，在不脱离本发明的本意或范围的情况下，可以对本发明进行各种变型或改变。同样对于本领域技术人员显然的是，本发明的等价实施例可以被实现在固件、软件、或硬件、或者其任意可能的组合中。另外，尽管为了帮助对本发明的理解而示出了代表性的框图，但是，可以根据具体应用或实现的需要来改变、组合或分开方框的准确边界。最后，尽管描述并要求保护FRAM存储器，但是本发明还可以应用到其他高速非易失性存储器技术。因此，本发明包括在所附权利要求及其等价物的范围内的本发明的变型和改变。
权利要求
1.一种串行接口，包括 选择节点；时钟节点； 第一双向数据端口； 第二双向数据端口 ；以及移位寄存器电路，耦接到两个数据端口以使得与时钟节点相关的时钟信号的前沿和下降沿被用来对数据进行移位或传输数据。
2.根据权利要求1所述的串行接口，其中移位寄存器电路包括多个移位寄存器。
3.根据权利要求1所述的串行接口，其中移位寄存器电路包括 第一和第二移位寄存器，具有耦接到第一双向数据端口的输出端； 第三和第四移位寄存器，具有耦接到第一双向数据端口的输入端； 第五和第六移位寄存器，具有耦接到第二双向数据端口的输出端；以及第七和第八移位寄存器，具有耦接到第二双向数据端口的输入端。
4.根据权利要求3所述的串行接口，其中第一和第二移位寄存器采用时钟信号的交替相位来计时。
5.根据权利要求3所述的串行接口，其中第三和第四移位寄存器采用时钟信号的交替相位来计时。
6.根据权利要求3所述的串行接口，其中第五和第六移位寄存器采用时钟信号的交替相位来计时。
7.根据权利要求3所述的串行接口，其中第七和第八移位寄存器采用时钟信号的交替相位来计时。
8.根据权利要求1所述的串行接口，还包括耦接到选择节点的状态机。
9.根据权利要求8所述的串行接口，还包括与状态机进行双向通信的数据输出寄存ο
10.根据权利要求9所述的串行接口，其中数据输出寄存器耦接到移位寄存器电路。
11.根据权利要求9所述的串行接口，其中移位寄存器电路包括多个移位寄存器，数据输出寄存器耦接到多个移位寄存器中的一半的输入端。
12.根据权利要求8所述的串行接口，还包括与状态机进行双向通信的数据输入寄存
13.根据权利要求12所述的串行接口，其中数据输入寄存器耦接到移位寄存器电路。
14.根据权利要求9所述的串行接口，其中移位寄存器电路包括多个移位寄存器，数据输入寄存器耦接到多个移位寄存器中的一半的输出端。
15.一种对串行接口进行写入的方法，包括提供选择节点、时钟节点、第一双向数据端口、和第二双向数据端口 ； 使用与时钟节点相关的时钟信号的高转换来传输与第一双向数据端口相关的第一数据位和与第二双向数据端口相关的第二数据位；以及使用时钟信号的低转换来传输与第一双向数据端口相关的第三数据位和与第二双向数据端口相关的第四数据位。
16.根据权利要求15所述的方法，还包括重复使用时钟信号的高转换和低转换来传输整个数据字。
17.根据权利要求15所述的方法，还包括使用选择节点上的片选信号来选择串行接
18.—种从串行接口进行读取的方法，包括提供选择节点、时钟节点、第一双向数据端口、和第二双向数据端口 ； 使用与时钟节点相关的时钟信号的高转换来驱动与第一双向数据端口相关的第一数据位和与第二双向数据端口相关的第二数据位；以及使用时钟信号的低转换来驱动与第一双向数据端口相关的第三数据位和与第二双向数据端口相关的第四数据位。
19.根据权利要求18所述的方法，还包括重复使用时钟信号的高转换和低转换来驱动整个数据字。
20.根据权利要求18所述的方法，还包括使用选择节点上的片选信号来选择串行接
21.—种串行接口，包括 选择节点；时钟节点； 第一双向数据端口； 第二双向数据端口 ；以及移位寄存器电路，耦接到两个数据端口以使得与时钟节点相关的时钟信号的前沿被用来对数据进行移位或传输数据。
22.—种串行接口，包括 选择节点；时钟节点； 第一双向数据端口； 第二双向数据端口 ；以及移位寄存器电路，耦接到两个数据端口以使得与时钟节点相关的时钟信号的下降沿被用来对数据进行移位或传输数据。
全文摘要
本发明提供了用于RFID应答器的低功率、少引脚计数接口。所述接口包括选择节点、时钟节点、第一双向数据端口、第二双向数据端口、以及移位寄存器电路，移位寄存器电路耦接到两个数据端口以使得与时钟节点相关的时钟信号的前沿和下降沿被用来对数据进行移位或传输数据。
文档编号G06F13/38GK102314401SQ20111019369
公开日2012年1月11日 申请日期2011年7月7日 优先权日2010年7月9日
发明者马克·R·惠特克 申请人:瑞创国际公司