Pcie总线设备存储空间性能测试方法
【专利摘要】本发明公开了一种PCIE总线设备存储空间性能测试方法，该方法包括步骤：获取PCIE总线设备存储空间容量；根据PCIE总线设备存储空间容量，分配与PCIE总线设备存储空间容量一致的读数据缓冲区和写数据缓冲区；使用递增数据填充写数据缓冲区；将写数据缓冲区填充的数据写入PCIE总线设备存储空间；将PCIE总线设备存储空间写入的数据读取到读数据缓冲区；检查读数据缓冲区的数据与写数据缓冲区的数据是否相同，如果读数据缓冲区和写数据缓冲区中对应位置的对应数据相同，则PCIE总线设备存储空间正常工作，否则PCIE总线设备存储空间不能正常工作。本发明方法可覆盖存储空间的所有地址，高效地验证设备存储空间的正确性。
【专利说明】PCIE总线设备存储空间性能测试方法
【技术领域】
[0001]本发明涉及卫星移动通信系统【技术领域】，特别涉及一种PCIE总线设备存储空间性能测试方法。
【背景技术】
[0002]PCI Express是新一代的总线接口。PC1-E的接口根据总线位宽不同而有所差异，包括X1、X4、X8以及X16，而X2模式将用于内部接口而非插槽模式。PC1-E规格从I条通道连接到32条通道连接，有非常强的伸缩性，以满足不同系统设备对数据传输带宽的不同需求。此外，较短的PC1-E卡可以插入较长的PC1-E插槽中使用，PC1-E接口还能够支持热拔插。PC1-E Xl的250MB/秒传输速度可以满足主流声效芯片、网卡芯片和存储设备对数据传输带宽的需求，而位宽为X16的PC1-E接口能够提供5GB/s的带宽，取代了 AGP接口应用。
[0003]PC1-E技术规格允许实现Xl (250MB/秒)，X2, X4, X8, X12, X16和X32通道规格，目前PC1-E Xl和PC1-E X16已成为PC1-E主流规格，同时很多芯片组厂商在南桥芯片当中添加对PC1-E Xl的支持，在北桥芯片当中添加对PC1-E X16的支持。除去提供极高数据传输带宽之外，PC1-E因为采用串行数据包方式传递数据，所以PC1-E接口每个针脚可以获得比传统I/O标准更多的带宽，可以降低PC1-E设备生产成本和体积。另外，PC1-E也支持高阶电源管理，支持热插拔，支持数据同步传输，为优先传输数据进行带宽优化，故PCIE总线得到广泛应用。
[0004]由于PCIE总线的广泛应用，PCIE总线设备日益增多。存储空间能否正常工作影响了 PCIE总线设备能否正常工作，故存储空间是衡量PCIE总线性能的重要内容之一，因此有效的PCIE总线设备存储空间测试方法是非常必要的。目前通常使用的测试PCIE总线设备存储空间的方法是，通过向存储空间指定地址写入单个数据，然后读出存储空间的数据，检查读出的数据与写入的数据是否相同，如果相同，则PCIE总线设备存储空间工作正常，否则异常。通过此种方法验证PCIE总线设备存储空间的工作状态正确性，其缺点是，只能检查测试所指定地址的存储空间正常与否，不能检查整个PCIE总线设备存储空间的正确性。
【发明内容】
[0005]本发明的目的在于克服现有技术中所存在的上述不足，提供一种PCIE总线设备存储空间测试方法，用于测试PCIE总线设备的存储空间能否正常工作。
[0006]为了实现上述发明目的，本发明提供了以下技术方案:
一种PCIE总线设备存储空间性能测试方法，包括以下步骤:
步骤1:获取PCIE总线设备存储空间容量；
步骤2:根据PCIE总线设备存储空间容量，分配与PCIE总线设备存储空间容量一致的读数据缓冲区和写数据缓冲区；
步骤3:向写数据缓冲区填充数据；
步骤4:将写数据缓冲区填充的数据写入PCIE总线设备存储空间； 步骤5:将PCIE总线设备存储空间写入的数据读取到读数据缓冲区；
步骤6:检查读数据缓冲区的数据与写数据缓冲区的数据是否相同，如果读数据缓冲区和写数据缓冲区中对应位置的对应数据相同，则PCIE总线设备存储空间正常工作，否则PCIE总线设备存储空间不能正常工作。
[0007]与现有技术相比，本发明的有益效果:采用本发明方法对PCIE总线设备的存储空间进行测试，可以覆盖到PCIE总线设备的存储空间的所有地址，从而可以全面、准确、高效地验证PCIE总线设备的存储空间能否正常工作。
[0008]【专利附图】
【附图说明】:
图1为PCIE总线设备存储空间测试方法的流程框图。
【具体实施方式】
[0009]下面结合试验例及【具体实施方式】对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本
【发明内容】
所实现的技术均属于本发明的范围。
[0010]参考图1，本发明PCIE总线设备存储空间性能测试方法，包括以下步骤:
51:驱动模块获取PCIE总线设备的存储空间的容量；
52:根据PCIE总线设备存储空间容量，驱动模块分配一个读数据缓冲区和一个写数据缓冲区，所述读数据缓冲区和写数据缓冲区的容量均与PCIE总线设备存储空间容量一致；
53:向写数据缓冲区填充数据；所述数据可以是任意或随机的数据，也可以是递增或递减数据，本实施例中，选取公差为I的一系列递增数据填充写数据缓冲区；
54:驱动模块将写数据缓冲区填充的数据写入PCIE总线设备存储空间；
55:驱动模块将PCIE总线设备存储空间写入的数据读取到读数据缓冲区；
S6:检查读数据缓冲区的数据与写数据缓冲区的数据是否相同，如果读数据缓冲区和写数据缓冲区中的数据完全相同，所述数据完全相同的含义是对应位置的对应数据值相同，即数据值和位置均相同，则PCIE总线设备存储空间正常工作，否则PCIE总线设备存储空间不能正常工作。
[0011]采用本发明方法对PCIE总线设备的存储空间进行测试，可以覆盖到PCIE总线设备的存储空间的所有地址，从而可以准确、高效地验证PCIE总线设备的存储空间能否正常工作。在使用PCIE总线设备进行数据传输操作前，通过本发明方法，检测PCIE总线设备存储空间是否工作正常，若PCIE总线设备存储空间不能工作正常，则退出数据传输操作，从而避免因PCIE总线设备存储空间异常而引起数据传输操作失败。同时，检测PCIE总线设备存储空间是否工作正常过程中，获取PCIE总线设备存储空间的大小也有利于根据PCIE总线设备存储空间的大小确定写入数据块的大小，避免因写入PCIE总线设备存储空间的数据过大，而导致数据传输操作失败或错误。
【权利要求】
1.一种PCIE总线设备存储空间性能测试方法，其特征在于，该方法包括以下步骤: 步骤1:获取PCIE总线设备存储空间容量； 步骤2:根据PCIE总线设备存储空间容量，分配与PCIE总线设备存储空间容量一致的读数据缓冲区和写数据缓冲区； 步骤3:向写数据缓冲区填充数据； 步骤4:将写数据缓冲区填充的数据写入PCIE总线设备存储空间； 步骤5:将PCIE总线设备存储空间写入的数据读取到读数据缓冲区； 步骤6:检查读数据缓冲区的数据与写数据缓冲区的数据是否相同，如果读数据缓冲区和写数据缓冲区中对应位置的对应数据相同，则PCIE总线设备存储空间正常工作，否则PCIE总线设备存储空间不能正常工作。
【文档编号】G06F11/22GK103678055SQ201210339764
【公开日】2014年3月26日 申请日期:2012年9月14日 优先权日:2012年9月14日
【发明者】吴伟林, 王亮, 黄耀, 姜维, 陈春梅 申请人:成都林海电子有限责任公司