2GHz带宽数字射频存储器及存储方法
【专利摘要】本发明公开了2GHz带宽数字射频存储器及存储方法。存储器包括：宽带模拟/数字转换器ADC、射频处理现场可编程门阵列FPGA及存储池，所述射频处理FPGA包括：串/并转换单元，所述宽带模拟/数字转换器ADC与所述串/并转换单元的输入连接，所述串/并转换单元的输出与所述存储池连接。本发明的2GHz带宽数字射频存储器及存储方法主要用于雷达射频仿真【技术领域】，具有高速数据采集、回放能力，可以灵活实现数据采集、存储、传输和回放等功能，并且能够解决现在DRFM系统带宽不够的问题，提高射频信号存储的能力和速度。
【专利说明】2GHz带宽数字射频存储器及存储方法
【技术领域】
[0001]本发明涉及雷达射频仿真【技术领域】，特别涉及2GHz带宽数字射频存储器及存储方法。
【背景技术】
[0002]目前，随着科学技术进步及近代国防技术的多元化发展，在国防科工领域中，面对现代化数字战争的实际需求对雷达信号处理及系统仿真等技术提出了新的需求，要求雷达信号具有较宽的带宽，带宽可达到2G，因此，原有技术中几百兆的带宽已不能满足上述需求，为了解决上述问题，现有技术中通过复杂的硬件结构，多重的信号处理设计满足以上要求，但于此同时的问题在于，由于硬件电路设计难度的增大，对器件选型、信号完整性、散热、电源等方面都需要重新设计考虑，从而对实际硬件产品的实施带来更大难度，不仅使成本增加，而且由于复杂的电路设计，使系统的整体稳定性降低，特别是某些关键部件的选择上尤为困难，使系统性能受到个别处理器件性能的影响较大，从而不能达到满意的设计及实施效果，从而不能满足现代雷达以及电子对抗的发展需求。
[0003]因此，发明人在实现本发明过程中，发现现有技术中的缺陷在于，现有技术中在提高处理带宽的设计中，通常是通过处理器件数量的方式给予实现的，但随着处理器件的增多，同时会对系统的整体稳定性造成影响，并且对于整个系统而言，在现有技术中关键器件性能不能得到提升的情况下，系统的整体性能会受到个别器件的影响，而使得系统性能受到影响，不能满足当前雷达信号处理的需求。
【发明内容】
[0004]针对现有技术中的缺陷，本发明提供了一种2GHz带宽数字射频存储器及存储方法，从而解决了现有技术中系统复杂度对射频处理带宽制约的问题。
[0005]为此目的，本发明提供了 2GHz带宽数字射频存储器，包括:宽带模拟/数字转换器ADC、射频处理现场可编程门阵列FPGA及存储池，所述射频处理FPGA包括:串/并转换单元及存储池，所述宽带模拟/数字转换器ADC与所述串/并转换单元的输入连接，所述串/并转换单元的输出与所述存储池连接；所述宽带模拟/数字转换器将接收到的模拟射频信号转换为串行数字射频信号输入到所述串/并转换单元，所述串/并转换单元将所述串行数字射频信号进行串并转换，并将处理后的多个并行数字射频信号输入到所述存储池中。
[0006]同时，本发明还提供了 2GHz带宽数字射频存储方法，其中，包括以下步骤:将接收到的模拟射频信号转换为串行数字射频信号输入到所述串/并转换单元；将所述串行数字射频信号进行串并转换获取多个并行数字射频信号；将所述多个并行数字射频信号进行存储。
[0007]由此可知，与现有技术相比，本发明的上述实施方式具有以下有益效果:通过对接受到的数字雷达信号进行串并转换，获取多个并行数字雷达信号，并根据所述并行数字雷达信号进行预设处理，并将处理后的多个所述并行数字雷达信号进行并串转换获取处理后的数字雷达信号。解决了带宽低的问题，使得每秒处理数据增多，具有更高速的数据采集和回放能力，可以灵活实现数据采集、存储、传输和回放等功能，以满足现代雷达射频仿真领域发展的需求。
【专利附图】
【附图说明】
[0008]图1为本发明一实施方式的2GHz带宽数字射频存储器的连接结构示意图；
[0009]图2为本发明另一实施方式的2GHz带宽数字射频存储器的连接结构示意图；
[0010]图3为本发明又一实施方式的2GHz带宽数字射频存储器的连接结构示意图；
[0011]图4为本发明2GHz带宽数字射频存储方法的步骤示意图；
[0012]图5为本发明2GHz带宽数字射频存储方法的另一步骤示意图。
【具体实施方式】
[0013]下面结合附图对本发明作进一步详细的说明。
[0014]实施例
[0015]如图1所示，为本发明的2GHz带宽数字射频存储器的连接结构示意图。2GHz带宽数字射频存储器，包括:宽带模拟/数字转换器(Analog to DigitalConverter, ADC)101、存储池102、射频处理现场可编程门阵列FPGA (Field 一 Programmable Gate Array)103。ADClOl选用的是E2V公司的EV10AQ190型号，射频处理FPGA103采用XILINX公司的XC7VX485T芯片。所述射频处理FPGA103包括:串/并转换单元1031及存储池，所述宽带模拟/数字转换器ADClOl的数字输入与所述串/并转换单元1031的输入连接，所述串/并转换单元1031的输出与所述存储池102连接。宽带模拟/数字转换器ADClOl将接收到的模拟射频信号转换为串行数字射频信号输入到所述串/并转换单元1031，所述串/并转换单元1031将所述串行数字射频信号进行串并转换，并将处理后的多个并行数字射频信号输入到所述存储池102中。由于FPGA的处理速度较低在300M左右，因此要在FPGA中处理如此高数据率的数据就必须要对采样后的数字信号进行串并转换。由此，数据信号一路变为多路，每一路数据率就为300M左右，这样就能够被FPGA处理，也就是在FPGA内进行多路并行处理。
[0016]作为一种优选的方案，如图2所示，2GHz带宽数字射频存储器还包括:宽带数字/ 模拟转换器(Digital to Analog Converter, DAC) 104。DAC104 选用的是 Euvis 公司的MD662H型号。所述射频处理FPGA103还包括:与所述存储池102连接的多个并行数字射频处理单元1033及并/串转换单元1032，所述多个并行数字射频处理单元分别与所述存储池102及所述并/串转换单元1032连接；所述宽带数字/模拟转换器DAC104的输入与所述多个并行数字射频处理单元1033的输出连接；所述多个并行数字射频处理单元1033分别读取所述存储池102中的多个并行数字射频信号进行射频处理，并将处理后的多个并行数字射频信号输入到所述并/串转换单元1032中，所述并/串转换单元1032将所述多个并行数字射频信号转换为串行数字射频信号，并将所述串行数字射频信号输入到所述宽带数字/模拟转换器DAC104中，所述宽带数字/模拟转换器DAC104将所述串行数字射频信号转换为串行模拟射频信号。
[0017]射频存储器还包括:同步电路105，所述同步电路105与所述宽带模拟/数字转换器ADClOl及所述宽带数字/模拟转换器DAC104连接，用于保持所述宽带模拟/数字转换器ADClOl与所述宽带数字/模拟转换器DAC104的相位差。所述存储池102包括多片SDRAM(Synchronous Dynamic RandomAccess Memory,同步动态随机存储器)。
[0018]作为一种优选的方案，如图3所示，射频存储器还包括:与所述射频处理FPGA101连接的传输控制FPGA106、PCI (Peripheral ComponentInterconnect,外围部件互连总线)接口 107、HDMI (High DefinitionMultimedia Interface,高清晰度多媒体接口)视频接口108，以太网接口 109及USB接口 110。传输控制FPGA106采用的是XILINX公司的XC7Z010芯片。所述传输控制FPGA106包括:PCI接口单元，用于将PCI接口 107格式数据转换为所述射频处理FPGA3的数据格式或将所述射频处理FPGA3的数据格式转换为PCI接口 107格式数据；HDMI视频接口单元，用于将所述射频处理FPGA103的数据格式转换为HDMI视频接口 108格式数据；以太网接口单元，用于将以太网接口 109格式数据转换为所述射频处理FPGA103的数据格式或将所述射频处理FPGA103的数据格式转换为太网接口 109格式数据；USB接口单元，用于将USB接口 110格式数据转换为所述射频处理FPGA103的数据格式。所述PCI接口 107与所述PCI接口单元连接；所述HDMI视频接口 108与所述HDMI视频接口单元连接；所述以太网接口 109与所述以太网接口单元连接；所述USB接口 110与所述USB接口单元连接；所述传输控制FPGA106与所述射频处理FPGA103通过LVDS差分信号线连接。
[0019]射频处理单元中的射频处理包括:数字信号下变频、数字信号滤波、数字信号抽取、数字信号滤波、数字信号内插、数字信号的正交调制。
[0020]射频存储器还包括:存储负荷显示阵列，所述射频处理FPGA103还包括:存储负荷显示单元，所述存储负荷显示单元输入与所述存储池102连接，根据所述存储池102使用量划分为多个阵列级别数，所述多个阵列级别数与所述存储负荷显示阵列的显示单元数相对应，所述存储负荷显示单元输出与所述存储负荷显示阵列输入连接。
[0021]本发明还提供了 2GHz带宽数字射频存储方法，如图4所示，包括以下步骤:
[0022]步骤:S301，将模拟信号转换为串行数字信号。
[0023]在以上步骤中，将接收到的模拟射频信号转换为串行数字射频信号输入到所述串/并转换单元；
[0024]步骤:S302，串并转换。
[0025]在以上步骤中，将所述串行数字射频信号进行串并转换获取多个并行数字射频信号;
[0026]步骤:S303，存储。
[0027]在以上步骤中，将所述多个并行数字射频信号进行存储。
[0028]如图5所示，作为本实施例的一种优选方案，所述将所述多个并行数字射频信号进行存储步骤后还包括:
[0029]步骤:S304，射频处理。
[0030]在以上步骤中，将所述多个并行数字射频信号进行射频处理；
[0031]步骤:S305，并行信号转换为串行信号。
[0032]在以上步骤中，将所述处理后的多个并行数字射频信号转换为串行数字射频信号;[0033]步骤:S306，将串行数字信号转换为模拟信号。
[0034]在以上步骤中，将所述串行数字射频信号转换为串行模拟射频信号。
[0035]其中，将所述串行数字射频信号转换为串行模拟射频信号步骤还包括:
[0036]步骤:S3061，同步时序。
[0037]根据所述模拟射频信号转换为串行数字射频信号的时序同步所述串行数字射频信号转换为串行模拟射频信号时的时序，同步后将所述串行数字射频信号转换为串行模拟射频信号。所述射频处理包括:数字信号下变频、数字信号滤波、数字信号抽取、数字信号滤波、数字信号内插及数字信号的正交调制。
[0038]本发明的上述实施方式具有以下优点:通过对接收到的数字雷达信号进行串并转换，获取多个并行数字雷达信号，并根据所述并行数字雷达信号进行预设处理，并将处理后的多个所述并行数字雷达信号进行并串转换获取处理后的数字雷达信号。解决了带宽低的问题，使得每秒处理数据增多，具有更高速的数据采集和回放能力，可以灵活实现数据采集、存储、传输和回放等功能，以满足现代雷达射频仿真领域发展的需求。
[0039]值得注意的是，以上所述仅为本发明的较佳实施例，并非因此限定本发明的专利保护范围。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，或直接或间接运用于其他相关【技术领域】均同理皆包含于本发明所涵盖的范围内。
【权利要求】
1.2GHz带宽数字射频存储器，其特征在于，包括:宽带模拟/数字转换器ADC、射频处理现场可编程门阵列FPGA及存储池，所述射频处理FPGA包括:串/并转换单元，所述宽带模拟/数字转换器ADC与所述串/并转换单元的输入连接，所述串/并转换单元的输出与所述存储池连接；所述宽带模拟/数字转换器将接收到的模拟射频信号转换为串行数字射频信号输入到所述串/并转换单元，所述串/并转换单元将所述串行数字射频信号进行串并转换，并将处理后的多个并行数字射频信号输入到所述存储池中。
2.如权利要求1所述的射频存储器，其特征在于，还包括:宽带数字/模拟转换器DAC，所述射频处理FPGA还包括:与所述存储池连接的多个并行数字射频处理单元及并/串转换单元，所述多个并行数字射频处理单元分别与所述存储池及所述并/串转换单元连接；所述宽带数字/模拟转换器DAC的输入与所述多个并行数字射频处理单元的输出连接；所述多个并行数字射频处理单元分别读取所述存储池中的多个并行数字射频信号进行射频处理，并将处理后的多个并行数字射频信号输入到所述并/串转换单元中，所述并/串转换单元将所述多个并行数字射频信号转换为串行数字射频信号，并将所述串行数字射频信号输入到所述宽带数字/模拟转换器DAC中，所述宽带数字/模拟转换器DAC将所述串行数字射频信号转换为串行模拟射频信号。
3.如权利要求2所述的射频存储器，其特征在于，还包括:同步电路，所述同步电路与所述宽带模拟/数字转换器及所述宽带数字/模拟转换器连接，用于保持所述宽带模拟/数字转换器与所述宽带数字/模拟转换器的相位差；所述存储池包括:多片SDRAM。
4.如权利要求2所述的射频存储器，其特征在于，还包括:与所述射频处理FPGA连接的传输控制FPGA、PCI接口、HDMI视频接口，以太网接口及USB接口，所述传输控制FPGA包括:PCI接口单元、HDMI视频接口单元、以太网接口单元、USB接口单元；所述PCI接口与所述PCI接口单元连接；所述HDMI视频接口与所述HDMI视频接口单元连接；所述以太网接口与所述以太网接口单元连接；所述USB接口与所述USB接口单元连接；所述射频处理FPGA与所述传输控制FPGA通过LVDS差分信号线连接。
5.如权利要求1或2所述的射频存储器，其特征在于，所述射频处理单元中的射频处理包括:数字信号下变频、数字信号滤波、数字信号抽取、数字信号滤波、数字信号内插、数字信号的正交调制。
6.如权利要求1或2所述的射频存储器，其特征在于，还包括:存储负荷显示阵列，所述射频处理FPGA还包括:存储负荷显示单元,所述存储负荷显示单元输入与所述存储池连接，根据所述存储池使用量划分为多个阵列级别数，所述多个阵列级别数与所述存储负荷显示阵列的显示单元数相对应，所述存储负荷显示单元输出与所述存储负荷显示阵列输入连接。
7.2GHz带宽数字射频存储方法，其特征在于，包括以下步骤: 将接收到的模拟射频信号转换为串行数字射频信号输入到所述串/并转换单元； 将所述串行数字射频信号进行串并转换获取多个并行数字射频信号； 将所述多个并行数字射频信号进行存储。
8.如权利要求7所述的射频存储方法，其特征在于，所述将所述多个并行数字射频信号进行存储步骤后还包括: 将所述多个并行数字射频信号进行射频处理；将所述处理后的多个并行数字射频信号转换为串行数字射频信号； 将所述串行数字射频信号转换为串行模拟射频信号。
9.如权利要求8所述的射频存储方法，其特征在于，所述将所述串行数字射频信号转换为串行模拟射频信号步骤包括: 根据所述模拟射频信号转换为串行数字射频信号的时序同步所述串行数字射频信号转换为串行模拟射频信号时的时序，同步后将所述串行数字射频信号转换为串行模拟射频信号。
10.如权利要求8所述的射频存储方法，其特征在于，所述射频处理包括: 数字信号下变频、数字信号滤波、数字信号抽取、数字信号滤波、数字信号内插、数字信号的正 交调制。
【文档编号】G06F13/16GK103902482SQ201210586670
【公开日】2014年7月2日 申请日期:2012年12月28日 优先权日:2012年12月28日
【发明者】孙亚光, 王栋, 陶青长, 陈雷 申请人:北京华清瑞达科技有限公司