专利名称：一种gpio口模拟并行总线接口电路的制作方法
技术领域：
本实用新型涉及一种电子电路，特别是涉及一种GPIO 口模拟并行总线的通信电路。
背景技术：
一些ARM单片机本身不带并行通信总线，但这种一些ARM单片机在某些适用场合又必须和一些并行总线接口的器件通信，直接给设计者带了难题，要么更换ARM单片机，要么更换外部器件，这样的结果就使设计成本上升，设计周期延长。
发明内容本实用新型的目的是解决现有技术中部分不带并行总线接口的CPU和并行总线接口的器件通信问题。为实现上述目的，本实用新型采用如下技术方案一种GPIO 口模拟并行总线接口电路，所述GPIO 口分为两组数据口及控制口，所述GPIO 口与具有相同数量的数据口及控制口的同步采样数据获得系统连接。数据口应选择在同一端口的GPIO 口，这样可减少数据读取时间和软件设计的复杂度。本实用新型与现有技术相比，具有如下优点I、电路结构简单明了。2、成本低，实用性强。3、操作时序可按照情况由软件灵活设置。
图I是本实用新型的电路结构示意图。
具体实施方式
以下结合附图对本实用新型做进一步的详述一种GPIO 口模拟并行总线接口电路，所述GPIO 口分为两组数据口及控制口，选择CPUl的16个GPIO 口作为16位数据口，再选择5个GPIO 口作为控制口的片选口、读控制口、写控制口、中断控制口、启动命令口，将选择的21个GPIO 口根据功能要求和同步采样数据获得系统2即MAX125的总线接口连接，操作时参照并行总线的操作时序操作即可实现并行总线通信功能。
权利要求1.一种GPIO 口模拟并行总线接口电路，其特征在于所述GPIO 口分为两组数据口及控制口，所述GPIO 口与具有相同数量的数据口及控制口的同步采样数据获得系统连接。
2.根据权利要求I所述的GPIO口模拟并行总线接口电路，其特征在于与所述GPIO 口相连接的同步采样数据获得系统(2)为MAX125。·
专利摘要本实用新型涉及一种电子电路，特别是涉及一种GPIO口模拟并行总线接口电路，所述GPIO口分为两组数据口及控制口，所述GPIO口与具有相同数量的数据口及控制口的同步采样数据获得系统连接。本实用新型与现有技术相比，具有如下优点1、电路结构简单明了；2、成本低，实用性强；3、操作时序可按照情况由软件灵活设置。
文档编号G06F13/38GK202720636SQ201220260530
公开日2013年2月6日 申请日期2012年6月5日 优先权日2012年6月5日
发明者谢玉麟, 魏增光 申请人:江西康威电气技术有限公司