专利名称：总线装置及背板系统的制作方法
技术领域：
总线装置及背板系统技术领域[0001]本实用新型涉及通信领域，尤其涉及一种总线装置及背板系统。
背景技术：
[0002]在高度集成的电子设备中，常常采用插槽的方式来提高产品的灵活性，通过多种型号插卡的灵活配置，来实现产品功能的多样化，同时降低了产品的开发成本和物料成本， 提高了产品的可扩展性。目前，通常采用背板系统来实现上述应用，如图1所示，常规的背板系统包括背板、设置在背板一侧的一个或多个板卡110 (例如板卡IlO1UlOf 110k)、以及总线装置120。该板卡可以为业务板卡和/或信号板卡，用于业务处理和/或板卡间的信号互连。因为一块背板可以扩展少则几块、多则十几块的功能板卡，从而能大大提高产品的集成度。各个板卡与访问主设备200 (该访问主设备200包括CPU 210)之间、以及各个板卡之间通过总线装置连接，从而实现数据交互，并最终实现整机的功能。[0003]在目前的背板系统中，根据板卡所连接的访问主设备200的CPU210的不同，采用不同的总线装置。例如，当访问主设备200为ARM/DSP等平台时(其中，ARM为Advanced RISC Machines的缩写，表示基于英国ARM公司的一类微处理器；DSP为Digital Signal Processor的缩写，表示信号处理器)，仍如图1所示，总线装置120 —般采用普通的CPU总线，其成本较低，而且扩展灵活性也较好，很容易实现低速设备的低成本扩展，但总线速度偏低。又例如，在要求数据高速传输的访问主设备200中，例如X86平台中，如图2所示，总线装置120—般包括外部设备互连(PCI peripheral Component Interconnect) /外部设备互连高速(PCIe !Peripheral Component Interconnect Express)总线以进行通信连接， 该类总线装置120可以实现速度上G的高速数据交互。较之于传统的CPU总线，PCI/PCIe 总线可以提高数据的传输速率。然而在这种方案中，要求总线装置120进一步包括桥接 器组122，桥接器组122通过PCI/PCIe总线121与访问主设备200通信连接。桥接器组122 由一个或多个桥接器122^122^·· 122k组成，分别与每个板卡(例如板卡IlO1UKV" IlOk) 通过PCI/PCIe总线123对应连接。由于每个板卡都必须配备一个PCI/PCIe桥接器，因此成本较高。实用新型内容[0004]本实用新型要解决的技术问题在于针对现有技术中背板扩展性不高的缺陷，提供一种总线装置；针对现有技术中背板扩展性不高的缺陷，提供一种背板系统。[0005]本实用新型解决其技术问题所采用的技术方案是依据本实用新型的一方面，提供了一种总线装置，包括CPU总线、PCI/PCIe总线、以及用于所述PCI/PCIe总线与所述CPU 总线之间数据流转换的总线转换器；其中，[0006]设置在背板一侧的板卡通过所述CPU总线与所述总线转换器通信连接；[0007]所述总线转换器通过所述PCI/PCIe总线与访问主设备通信连接。[0008]在依据本实用新型实施例的总线装置中，所述总线转换器包括[0009]用于将所述PCI/PCIe总线中复用的数据和地址信息解析为独立的数据信息和独 立的地址信息的总线解析模块；[0010]与所述总线解析模块相连，用于将所述独立的数据信息映射到所述CPU总线的数 据线中、以及将所述独立的地址信息映射到所述CPU总线的地址线中的总线转换映射模 块。[0011]在依据本实用新型实施例的总线装置中，所述总线转换器还包括用于根据所述板 卡的访问地址产生对应的片选信号的片选信号生成模块。[0012]在依据本实用新型的总线装置中，所述总线转换器还包括用于解析所述PCI/PCIe 总线以获取板卡控制信息的板卡控制线解析模块，其中，所述板卡控制信息包括独立的中 断信号信息、插卡检测信号信息、读写控制信息以及板卡复位信号信息。[0013]在依据本实用新型的总线装置中，所述总线转换器进一步包括与所述板卡控制线 解析模块通信连接的背板管理器，所述背板管理器包括[0014]用于通过所述板卡控制线解析模块获取的中断信号信息来中断所述板卡的通信 连接的中断控制单元；[0015]用于根据所述板卡控制线解析模块获取的插卡检测信号信息来识别所述板卡的 插卡检测单元；[0016]用于通过所述板卡控制线解析模块获取的读写控制信息来控制所述板卡的读操 作和/或写操作的读写控制单元；以及[0017]用于通过所述板卡控制线解析模块获取的板卡复位信号信息来复位所述板卡的 板卡复位单元。[0018]在依据本实用新型实施例的总线装置中，所述总线转换器为基于FPGA或ASIC的 总线转换器。[0019]依据本实用新型的另一方面，还提供了一种总线装置，包括CPU总线、SPI总线、以 及用于通过所述CPU总线模拟所述SPI设备的时序以将从所述SPI总线传输的数据流转换 映射至所述CPU总线的总线转换器；其中，[0020]设置在背板一侧的板卡通过所述CPU总线与所述总线转换器通信连接；[0021]所述总线转换器通过所述SPI总线与SPI设备通信连接。[0022]在依据本实用新型实施例的总线装置中，所述总线转换器为基于硬件接口电路的 总线转换器。[0023]依据本实用新型的另一方面，还提供了一种背板系统，所述背板系统包括上述的 任意一种总线装置。[0024]在依据本实用新型实施例的背板系统中，所述背板系统进一步包括背板和设置在 背板一侧的一个或多个板卡，其中，所述板卡通过所述总线装置与访问主设备通信连接，以 及所述板卡通过总线装置彼此通信连接。[0025]本实用新型产生的有益效果是在本实用新型的背板系统中，通过设置总线转换 器，背板系统只需要通过CPU总线通信连接即可，因此更易于扩展各种高速和低速的板卡。
[0026]下面将结合附图及实施例对本实用新型作进一步说明，附图中[0027]图1是现有技术中背板系统的结构示意图；[0028]图2是图1中的背板系统采用PCI/PCIe总线时的结构示意图；[0029]图3是依据本实用新型实施例的背板系统的结构示意图；[0030]图4是图3中用于描绘PCI/PCIe总线与CPU总线之间转换的示意图；[0031]图5是图3中的总线转换器的逻辑框图；[0032]图6是依据本实用新型另一实施例的背板系统的结构示意图。
具体实施方式
[0033]为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。[0034]图3示出了依据本实用新型实施例的背板系统的逻辑框图，该背板系统包括背板 (图中未示出)、设置在背板一侧的板卡310 (在本实施例中，具体为板卡31(^310^310,)、 以及用于通信连接的总线装置。其中，板卡310通过总线装置与访问主设备通信200 连接， 以及板卡通过总线装置彼此通信连接。[0035]在本实用新型的实施例中，板卡310可以为业务板卡和/或信号板卡。访问主设备200可以为任意类型的访问设备，包括但不限于上述所提及的要求数据高速传输的X86T D O[0036]本实用新型实施例中的总线装置包括CPU总线323、PCI/PCIe总线322以及总线转换器321。如图3所示，板卡310通过CPU总线323与总线转换器321通信连接；总线转换器321通过CPU总线323、PCI/PCIe总线322分别与板卡310、访问主设备200通信连接。 总线转换器321用于PCI/PCIe总线322与CPU总线323之间的信号信息转换，从而使访问主设备200通过PCI/PCIe总线322、总线转换器321、以及CPU总线323实现对板卡310的访问。[0037]在本实用新型的实施例中，CPU总线323是相比于PCI/PCIe总线322的低速总线， 包括但不限于数据线、地址线、读写控制线、片选控制线、中断信号线、复位信号线、通用IO 线、插卡检测信号线、电源线、地线等关键信号线。[0038]相比于PCI/PCIe总线322，该CPU总线323具有成本较低，扩展灵活性较好、易于实现低速设备的低成本扩展的优势，但是数据传输速度较低，通常仅能适用于对数据传输速度要求较低的访问主设备200，例如上述所提及的ARM/DSP平台。PCI/PCIe总线322包括常规的PCI总线或PCIe总线。[0039]总线转换器321优选为基于FPGA (现场可编程门阵列)或ASIC (专用集成电路) 的总线转换器321。在本实用新型的实施例中，总线转换器321可以为基于FPGA的总线转换器321。本领域的技术人员应当知晓，上述的总线转换器321仅用作举例，并不是对本实用新型的限制，任何可适用上述转换功能的的可编程器件均可用作总线转换器321。[0040]结合图4和图5所示，总线转换器321包括总线解析模块31、总线转换映射模块 32、片选信号生成模块33、板卡控制线解析模块34以及背板管理器35。其中，总线解析模块31分别与PCI/PCIe总线322和总线转换映射模块32互连，总线转换映射模块32与CPU 总线323互连；片选信号生成模块33与总线解析模块31和CPU总线323连接；板卡控制线解析模块34分别与PCI/PCIe总线322和背板管理器35互连，背板管理器35与CPU总线 323互连。[0041]总线解析模块31可对PCI/PCIe总线322进行解析，以从PCI/PCIe总线322中复 用的信号信息中提取出各个独立的信号信息，例如从复用的数据和地址信息中提取独立的 数据信息和独立的地址信息，以及进一步从复用的信号信息中提取出独立的时钟信息、数 据传输状态信息、总线状态信息等关键信号信息等。由于PCI/PCIe总线采用分时复用的工 作方式，各种信号信息复用，因此此处通过总线解析模块31解析获得独立的数据信息和地 址信息、以及其它独立的信号信息，可以确保后续总线转换映射模块32能将PCI/PCIe总线 322传输的数据流转换映射到CPU总线323中进行传输。[0042]总线转换映射模块32与总线解析模块31相连，总线转换映射模块32可将总线解 析模块31解析所得的独立的信号信息映射到CPU总线的信号线中。例如，总线转换映射模 块32可将总线解析模块31解析所得的独立的数据信息映射到CPU总线的数据线中，将总 线解析模块31解析所得的独立的地址信息映射到CPU总线的地址线中。该转换映射过程 可采用各种适用的方法进行，例如，总线转换器321可将基于CPU总线323访问芯片的地址 空间映射到PCI/PCIe总线322的存储空间或IO空间，然后由访问主设备200中的CPU作 为Initiator (PCI操作的发起者)通过PCI的存储器读或存储器写操作来访问CPU总线 323。当然还可采用其它的方式进行转换映射，此处不再一一赘述。[0043]片选信号生成模块33直接与CPU总线323通信连接，片选信号生成模块33可从 总线解析模块31解析所得的地址信息中获取板卡310的访问地址，产生对应的片选信号， 以支持多个板卡的并行工作，从而更易于板卡的扩展和管理。[0044]板卡控制线解析模块34可从PCI/PCIe总线322解析提取出独立的板卡控制信 息，用以通过这些板卡控制信息来控制和管理各个板卡的工作。上述板卡控制信息具体包 括独立的中断信号信息、插卡检测信号信息、读写控制信息以及板卡复位信号信息。[0045]与该板卡控制线解析模块34相连的背板管理器35基于板卡控制线解析模块34 从PCI/PCIe总线322解析提取的各个板卡控制信息，通过CPU总线323控制和管理板卡的 工作。[0046]相应地，背板管理器35包括中断控制单元、插卡检测单元、读写控制单元以及板 卡复位单元。其中，中断控制单元通过中断信号信息来中断板卡的通信连接；插卡检测单元 根据插卡检测信号信息来识别板卡；读写控制单元通过读写控制信息来控制板卡的读操作 和/或写操作；板卡复位单元通过板卡复位信号信息来复位板卡。[0047]在以上实施例中，访问主设备200可以是要求数据高速传输的设备，例如X86平 台。在X86平台的示例中，背板系统中的板卡通常为数字量采集模块、模拟量采集模块、8 路串口模块以及闪存模块。对于这种类型的访问主设备200，在常规的背板系统中，必然需 要其总线装置包括PCI/PCIe总线322和桥接器，才能实现背板与访问主设备200的通信连 接。然而在本实施例中，通过设置总线转换器，一方面省去了每个板卡对应设置的桥接器， 从而节省了成本。[0048]另一方面，背板系统只需要通过CPU总线323进行通信连接即可，因此更易于扩展 各种高速和低速的板卡。与此同时，本实用新型提供的技术方案仍然确保了访问主设备200 通过PCI/PCIe总线322进行通信连接，从而保证了高速传输速度；进一步的，由于访问主设备200在通信过程中一直通过PCI/PCIe总线进行数据交互，并不知晓对于背板系统的访问是通过高度的PCI/PCIe总线还是通过相对低速的CPU总线，因此不会影响访问主设备200 中的上层软件对背板系统上底层硬件的访问。[0049]如图6所示，在依据本实用新型另一实施例的背板系统中，访问主设备200为SPI (串行外部接口)设备，此时总线装置包括CPU总线423、总线转换器421以及SPI总线422 ； 其中，设置在背板一侧的板卡410 (具体可例如为板卡41(^410,.410,)通过CPU总线423 与总线转换器421通信连接；总线转换器421通过SPI总线422与SPI设备200通信连接； 总线转换器421用于通过CPU总线423模拟SPI设备200的时序，以将从SPI总线422传输的数据流转换映射至CPU总线423以进行传输。此时，背板中只有少量的数据交互，因此总线转换器可以为基于硬件接口电路的总线转换器。从该实施例可以进一步看出，由于背板系统只需要通过CPU总线进行通信连接即可，因此扩展性好，既可以用于例如X86平台，也可以用于SPI设备。[0051]应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换， 而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。
权利要求1.一种总线装置，其特征在于，包括CPU总线、PCI/PCIe总线、以及用于所述PCI/PCIe 总线与所述CPU总线之间数据流转换的总线转换器；其中，设置在背板一侧的板卡通过所述CPU总线与所述总线转换器通信连接；所述总线转换器通过所述PCI/PCIe总线与访问主设备通信连接。
2.根据权利要求1所述的总线装置，其特征在于，所述总线转换器包括用于将所述PCI/PCIe总线中复用的数据和地址信息解析为独立的数据信息和独立的地址信息的总线解析模块；与所述总线解析模块相连，用于将所述独立的数据信息映射到所述CPU总线的数据线中、以及将所述独立的地址信息映射到所述CPU总线的地址线中的总线转换映射模块。
3.根据权利要求1所述的总线装置，其特征在于，所述总线转换器还包括用于根据所述板卡的访问地址产生对应的片选信号的片选信号生成模块。
4.根据权利要求1所述的总线装置，其特征在于，所述总线转换器还包括用于解析所述PCI/PCIe总线以获取板卡控制信息的板卡控制线解析模块，其中，所述板卡控制信息包括独立的中断信号信息、插卡检测信号信息、读写控制信息以及板卡复位信号信息。
5.根据权利要求4所述的总线装置，其特征在于，所述总线转换器进一步包括与所述板卡控制线解析模块通信连接的背板管理器，所述背板管理器包括用于通过所述板卡控制线解析模块获取的中断信号信息来中断所述板卡的通信连接的中断控制单元；用于根据所述板卡控制线解析模块获取的插卡检测信号信息来识别所述板卡的插卡检测单元；用于通过所述板卡控制线解析模块获取的读写控制信息来控制所述板卡的读操作和/ 或写操作的读写控制单元；以及用于通过所述板卡控制线解析模块获取的板卡复位信号信息来复位所述板卡的板卡复位单元。
6.根据权利要求1-5任一项所述的总线装置，其特征在于，所述总线转换器为基于 FPGA或ASIC的总线转换器。
7.一种总线装置，其特征在于，包括CPU总线、SPI总线、以及用于通过所述CPU总线模拟所述SPI设备的时序以将从所述SPI总线传输的数据流转换映射至所述CPU总线的总线转换器；其中，设置在背板一侧的板卡通过所述CPU总线与所述总线转换器通信连接；所述总线转换器通过所述SPI总线与SPI设备通信连接。
8.根据权利要求7所述的总线装置，其特征在于，所述总线转换器为基于硬件接口电路的总线转换器。
9.一种背板系统，其特征在于，所述背板系统包括权利要求1-8任一项所述的总线装置。
10.根据权利要求9所述的背板系统，其特征在于，所述背板系统进一步包括背板和设置在背板一侧的一个或多个板卡，其中，所述板卡通过所述总线装置与访问主设备通信连接，以及所述板卡通过总线装置彼此通信连接。
专利摘要本实用新型公开了一种总线装置以包括该总线装置的背板系统，总线装置包括CPU总线、总线转换器以及PCI/PCIe总线；其中，设置在背板一侧的板卡通过CPU总线与总线转换器通信连接；总线转换器通过PCI/PCIe总线与访问主设备通信连接；总线转换器用于PCI/PCIe总线与CPU总线之间的转换。在本实用新型的背板系统中，通过设置总线转换器，背板系统只需要通过CPU总线通信连接即可，因此更易于扩展各种高速和低速的板卡。
文档编号G06F13/40GK202838317SQ20122050096
公开日2013年3月27日 申请日期2012年9月28日 优先权日2012年9月28日
发明者张术 申请人:艾默生网络能源有限公司