一种工作处理器的控制电路和电子设备的制作方法
【专利摘要】本发明公开了一种工作处理器的控制电路和电子设备，该电路包括：用于寄存任务负载指令的寄存单元，输入端分别与寄存单元的不同寄存地址接口相连的多个第一级电压输出单元；第一级电压输出单元用于依据寄存地址接口输出的信号输出第一电压；输入端与多个第一级电压输出单元的输出端相连的第二级电压输出单元；第二级电压输出单元用于依据多个第一级电压输出单元输出的第一电压输出第二电压；控制端与第二级电压输出单元的输出端相连的频率发生单元；频率发生单元用于输出与第二级电压输出单元输出的第二电压相对应的频率，使得处于工作状态的工作处理器的工作频率能够以与任务负载所需的频率对应，减少电子设备的功耗，节约资源。
【专利说明】一种工作处理器的控制电路和电子设备
【技术领域】
[0001] 本发明涉及自动控制【技术领域】，更具体的说是涉及一种工作处理器的控制电路和 电子设备。
【背景技术】
[0002] 现有的电子设备一般均为多核电子设备，即包括多个工作处理器，而多个工作处 理器的工作频率由电子设备的管理处理器依据电子设备的任务负载进行控制。
[0003] 其中，该管理处理器能够控制处理任务负载的工作处理器以预设的几种固定频率 工作，但是，当管理处理器确定任务负载所需的工作频率处于两种固定频率之间时，管理处 理器仅能够控制处理任务负载的工作处理器以这两种固定频率中较高的固定频率进行工 作。因此，造成了供大于求的现象，增加了电子设备的功耗，浪费了资源。
【发明内容】
[0004] 有鉴于此，本发明提供了一种工作处理器的控制电路和电子设备，以减少电子设 备的功耗，解决资源。
[0005] 为实现上述目的，本发明提供如下技术方案：
[0006] 一种工作处理器的控制电路，应用于电子设备中，该电路包括：
[0007] 用于寄存所述电子设备的任务负载指令的寄存单元；所述寄存单元具有多个寄存 地址接口；
[0008] 多个第一级电压输出单元，所述多个第一级电压输出单元的输入端分别与所述寄 存单元的不同寄存地址接口相连；所述第一级电压输出单元用于依据所述寄存地址接口输 出的信号输出第一电压；
[0009] 输入端与所述多个第一级电压输出单元的输出端相连的第二级电压输出单元；所 述第二级电压输出单元用于依据所述多个第一级电压输出单元输出的第一电压输出第二 电压；
[0010] 控制端与所述第二级电压输出单元的输出端相连的频率发生单元；所述频率发生 单元用于输出与所述第二级电压输出单元输出的第二电压相对应的频率。
[0011] 优选的，所述频率发生单元的输出端用于与驱动单元的输入端相连，所述驱动单 兀的输出端用于与多个工作处理器相连；
[0012] 所述驱动单元用于驱动处于工作状态的工作处理器以所述频率发生单元所输出 的频率工作。
[0013] 优选的，所述寄存单元的不同寄存地址接口分别用于通过开关单元与不同的工作 处理器相连；
[0014] 所述不同寄存地址接口输出的信号用于通过控制开关单元的导通与关断来控制 所述多个处理器的工作状态。
[0015] 优选的，所述第一级电压输出单元为第一级比较器，所述第二级电压输出单元为 第二级比较器。
[0016] 一种电子设备，包括如上任一项所述的工作处理器的控制电路。
[0017] 经由上述的技术方案可知，与现有技术相比，本发明实施例公开了一种工作处理 器的控制电路，在该电路中，寄存单元的寄存地址接口输出的信号可以反映出与寄存地址 接口对应的寄存地址中是否寄存有任务负载指令，多个第一级电压输出单元的输入端分别 与寄存单元的不同寄存地址接口相连，并能够依据寄存地址接口输出的信号来输出第一电 压，第二级电压输出单兀的输入端与多个第一级电压输出单兀的输出端相连，能够依据多 个第一级电压输出单兀输出的第一电压来输出第二电压，因此，第二电压与寄存单兀所寄 存的任务负载指令量相对应，通过第二电压驱动频率发生单元，能够使频率发生单元输出 的频率与任务负载所需的频率对应；在本发明中，由于处于工作状态下的工作处理器是以 频率发生单元所输出的频率工作，因此，处于工作状态的工作处理器的工作频率与任务负 载所需的频率对应，减少电子设备的功耗，节约资源。
【专利附图】
【附图说明】
[0018] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据 提供的附图获得其他的附图。
[0019] 图1为本发明一个实施例公开的一种工作处理器的控制电路的结构不意图；
[0020] 图2为本发明另一实施例公开的一种工作处理器的控制电路的结构示意图；
[0021] 图3为本发明又一实施例公开的一种工作处理器的控制电路的结构示意图。
【具体实施方式】
[0022] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0023] 本发明实施例公开了一种工作处理器的控制电路和电子设备，在本发明实施例 中，寄存单元的寄存地址接口输出的信号可以反映出与寄存地址接口对应的寄存地址中是 否寄存有任务负载指令，多个第一级电压输出单元的输入端分别与寄存单元的不同寄存地 址接口相连，并能够依据寄存地址接口输出的信号来输出第一电压，第二级电压输出单元 的输入端与多个第一级电压输出单兀的输出端相连，能够依据多个第一级电压输出单兀输 出的第一电压来输出第二电压，因此，第二电压与寄存单元所寄存的任务负载指令量相对 应，通过第二电压驱动频率发生单元，能够使频率发生单元输出的频率与任务负载所需的 频率对应；在本发明中，由于处于工作状态下的工作处理器是以频率发生单元所输出的频 率工作，因此，处于工作状态的工作处理器的工作频率与任务负载所需的频率对应，减少电 子设备的功耗，节约资源。
[0024] 本发明一个实施例公开了一种工作处理器的控制电路，该电路可以应用于手机、 掌上电脑、平板电脑等电子设备中。
[0025] 如图1所示，该电路可以包括寄存单元100、多个第一级电压输出单元200、第二级 电压输出单元300、频率发生单元400 ;其中：
[0026] 寄存单元100用于寄存电子设备的任务负载指令，寄存单元具有多个寄存地址接 口，在本发明中，可以根据实际需求选取具有不同地址接口的寄存单元，图1以寄存单元具 有8个寄存地址接口为例进行说明。
[0027] 在图1中，寄存单元100包括寄存地址接口 A0、寄存地址接口 A1、寄存地址接口 A2、寄存地址接口 A3、寄存地址接口 A4、寄存地址接口 A5、基础地址接口 A6、寄存地址接口 A7以及寄存地址接口 A8。
[0028] 需要说明的是，寄存单元的每一寄存地址接口均依据与该寄存地址接口对应的寄 存地址中是否寄存有任务负载指令来输出信号；例如，当寄存单元的某一寄存地址接口对 应的寄存地址中寄存有任务负载指令时，该寄存地址接口可以输出高电平，而当该寄存地 址接口对应的寄存地址为空时，该寄存地址接口则输出低电平。当然作为另一种实现形式， 寄存地址接口也可以在其对应的寄存地址中寄存有任务负载指令时输出低电平，在其对应 的寄存地址为空时，输出高电平。具体的寄存地址接口输出信号的方式可以根据实际情况 进行设定，本发明并没有限定。
[0029] 多个第一级电压输出单元200的输入端分别与寄存单元100的不同寄存地址接口 相连；
[0030] 第一级电压输出单兀用于依据寄存地址接口输出的信号输出第一电压。
[0031] 需要说明的是，在本发明中，对第一级电压输出单元的个数并没有具体限定，可以 根据电子设备的任务负载的情况来设定相应个数的第一级电压输出单兀。图1以第一级电 压输出单元为5个为例；当然还可以为其他个数，如3个、8个、10个等，甚至更多。
[0032] 需要说明的是，多个第一级电压输出单元分别与寄存单元的哪一寄存地址接口相 连在本发明中并没有具体限定，可以根据寄存单元寄存任务负载指令的多少来确定。
[0033] 以图1为例，假设电子设备的任务负载指令寄存寄存单元时，一般仅占用到寄存 地址接口 A5所对应的寄存地址即可，那么，多个第一级电压输出单元可以分别与寄存单元 的寄存地址接口 A5以下（包括寄存地址接口 A5)的某一寄存地址接口相连即可。
[0034] 在图1中，第一级电压输出单兀200包括第一级电压输出单兀201、第一级电压输 出单兀202、第一级电压输出单兀203、第一级电压输出单兀204、第一级电压输出单兀205 ; 具体的，第一级电压输出电压201与寄存单元100的寄存地址接口 A0相连，第一级电压输 出单元202与寄存单元100的寄存地址接口 A2相连，第一级电压输出单元203与寄存单元 100的寄存地址接口 A4相连，第一级电压输出单元204与寄存单元100的寄存地址接口 A6 相连，第一级电压输出单元205与寄存单元100的寄存地址接口 A8相连。
[0035] 其中，第一级电压输出单兀用于依据寄存地址接口输出的信号输出第一电压。如， 寄存单元的某一寄存地址中寄存有任务负载指令时，与该寄存地址对应的寄存地址接口输 出高电平，而当寄存单元的某一寄存地址为空时，与该寄存地址对应的寄存地址接口输出 低电平。那么，与之对应的，当与第一级电压输出单元相连的寄存地址接口输出高电平时， 第一级电压输出单兀输出第一电压，当与第一级电压输出单兀相连的寄存单兀接口输出低 电平时，第一级电压输出单兀不输出第一电压。
[0036] 再如，寄存单元的某一寄存地址中寄存有任务负载指令时，与该寄存地址对应的 寄存地址接口输出低电平，而当寄存单元的某一寄存地址为空时，与该寄存地址对应的寄 存地址接口输出高电平。那么，与之对应的，当与第一级电压输出单元相连的寄存地址接口 输出低电平时，第一级电压输出单兀输出第一电压，当与第一级电压输出单兀相连的寄存 单兀接口输出高电平时，第一级电压输出单兀不输出第一电压。
[0037] 由于任务负载指令是从寄存单元的栈底开始寄存的，相应的，第一级电压输出单 元通过输出第一电压能够将寄存单元所寄存的任务负载指令以电压的形式体现出来。如在 图1中，假设与寄存单元的寄存地址接口 A4相连的第一级电压输出单元203输出第一电 压，而与寄存单兀的寄存地址接口 A6相连的第一级电压输出单兀204未输出第一电压。那 么可以确定，寄存单元的寄存地址接口 A6以上所对应的寄存地址为空，寄存地址接口 A6所 对应的寄存地址以下，寄存地址接口 A4所对应的寄存地址以上可能寄存有任务负载指令； 而在寄存地址接口 A4所对应的寄存地址以下（包括寄存地址接口 A4所对应的寄存地址） 寄存有任务负载指令。因此，第一级电压输出单元202和第一级电压输出单元201也均输 出第一电压。
[0038] 第二级电压输出单元300的输入端与多个第一级电压输出单元200的输出端相 连；即，第一级电压输出单兀201的输出端、第一级电压输出单兀202的输出端、第一级电压 输出单兀203的输出端、第一级电压输出单兀204的输出端、第一级电压输出单兀205的输 出端均与第二级电压输出单元300的输入端相连。
[0039] 其中，第二级电压输出单兀可以依据第一级电压输出单兀输出的第一电压输出第 二电压；由于第一级电压输出单兀的输出端均与第二级电压输出单兀的输入端相连，因此， 第二级电压输出单兀输出的第二电压与寄存单兀所寄存的任务负载指令量相对应。
[0040] 频率发生单元400的控制端与第二级电压输出单元300的输出端相连，用于输出 与第二级电压输出单兀输出的第二电压相对应的频率，该频率即为寄存单兀所寄存的任务 负载所需的频率。
[0041] 具体的，电子设备的工作处理器在处于工作状态下的工作频率与频率发生单元所 输出的频率一致，因此，当频率发送单元输出与第二电压相对应的频率时，处于工作状态的 工作处理器就可以以与任务负载所需的频率来工作。
[0042] 需要说明的是，连接有第一级电压输出单元的的寄存地址接口的数量越多，第二 级电压输出单元所输出的第二电压越能够精确的体现出寄存单元所寄存的任务负载指令 量，进而就能够使得处于工作状态的工作处理器的工作频率越接近任务负载所需的频率。 因此，作为一种最优的实现方式，寄存单元的每一寄存地址接口可以均连接一第一级电压 输出单元。
[0043] 在本发明实施例中，寄存单元的寄存地址接口输出的信号可以反映出与寄存地址 接口对应的寄存地址中是否寄存有任务负载指令，多个第一级电压输出单元的输入端分别 与寄存单元的不同寄存地址接口相连，并能够依据寄存地址接口输出的信号来输出第一电 压，第二级电压输出单兀的输入端与多个第一级电压输出单兀的输出端相连，能够依据多 个第一级电压输出单兀输出的第一电压来输出第二电压，因此，第二电压与寄存单兀所寄 存的任务负载指令量相对应，通过第二电压驱动频率发生单元，能够使频率发生单元输出 的频率与任务负载所需的频率对应；在本发明中，由于处于工作状态下的工作处理器是以 频率发生单元所输出的频率工作，因此，处于工作状态的工作处理器的工作频率与任务负 载所需的频率对应，减少电子设备的功耗，节约资源。
[0044] 本发明另一实施例还公开了一种工作处理器的控制电路，如图2所示，该电路可 以包括：寄存单元1〇〇、第一级电压输出单元200、第二级电压输出单元300、频率发生单元 400以及驱动单元500 ;其中：
[0045] 寄存单元100用于寄存电子设备的任务负载指令，寄存单元具有多个寄存地址接 Π ；
[0046] 在图2中，寄存单元100包括寄存地址接口 A0、寄存地址接口 A1、寄存地址接口 A2、寄存地址接口 A3、寄存地址接口 A4、寄存地址接口 A5、基础地址接口 A6、寄存地址接口 A7以及寄存地址接口 A8。
[0047] 多个第一级电压输出单元200的输入端分别与寄存单元100的不同寄存地址接口 相连；
[0048] 第一级电压输出单兀用于依据寄存地址接口输出的信号输出第一电压；
[0049] 在图2中，第一级电压输出单兀200包括第一级电压输出单兀201、第一级电压输 出单兀202、第一级电压输出单兀203、第一级电压输出单兀204、第一级电压输出单兀205 ; 具体的，第一级电压输出电压201与寄存单元100的寄存地址接口 A0相连，第一级电压输 出单元202与寄存单元100的寄存地址接口 A2相连，第一级电压输出单元203与寄存单元 100的寄存地址接口 A4相连，第一级电压输出单元204与寄存单元100的寄存地址接口 A6 相连，第一级电压输出单元205与寄存单元100的寄存地址接口 A8相连。
[0050] 第二级电压输出单元300的输入端与多个第一级电压输出单元200的输出端相 连；
[0051] 在图2中，第一级电压输出单元201的输出端、第一级电压输出单元202的输出 端、第一级电压输出单兀203的输出端、第一级电压输出单兀204的输出端、第一级电压输 出单元205的输出端均与第二级电压输出单元300的输入端相连。
[0052] 频率发生单元400的控制端与第二级电压输出单元300的输出端相连，用于输出 与第二级电压输出单兀输出的第二电压相对应的频率，该频率即为寄存单兀所寄存的任务 负载所需的频率。
[0053] 驱动单元500的输入端与频率发生单元400的输出端相连，驱动单元500的输出 端与多个工作处理器600相连；具体的，驱动单元500的输出端分别与工作处理器601、工 作处理器602、工作处理器603以及工作处理器604相连。
[0054] 需要说明的是，图2是以电子设备具有4个工作处理器为例进行说明的，但是，在 本发明中，并不对电子设备所具有的工作处理器的数量进行限定，如电子设备还可以包括8 个工作处理器，那么，8个工作处理器均与驱动单元的输出端相连。
[0055] 驱动单元接收频率发生单元输出的频率，并驱动处于工作状态的工作处理器以频 率发生单元所输出的频率工作。
[0056] 需要说明的是，多个工作处理器在不同时刻或同一时刻下的状态可能并不相同， 可能一部分工作处理器处于工作状态，而另一部分工作处理器处于未工作状态，或者所有 工作处理器均处于工作状态。驱动单元仅驱动处于工作状态下的工作处理器以频率发生单 元所输出的频率工作，使得处于工作状态下的工作处理器的工作频率与寄存单元所寄存的 任务负载所需的频率相对应。
[0057] 结合图2,以一实例说明，假设当前时刻下，工作处理器601、工作处理器602处于 工作状态，而工作处理器603和工作处理器604处于未工作状态；那么，驱动单元仅驱动处 于工作状态的工作处理器601和工作处理器602以频率发生单元输出的频率工作。
[0058] 在本发明实施例中，寄存单元的寄存地址接口输出的信号可以反映出与寄存地址 接口对应的寄存地址中是否寄存有任务负载指令，多个第一级电压输出单元的输入端分别 与寄存单元的不同寄存地址接口相连，并能够依据寄存地址接口输出的信号来输出第一电 压，第二级电压输出单兀的输入端与多个第一级电压输出单兀的输出端相连，能够依据多 个第一级电压输出单兀输出的第一电压来输出第二电压，因此，第二电压与寄存单兀所寄 存的任务负载指令量相对应，通过第二电压驱动频率发生单元，能够使频率发生单元输出 的频率与任务负载所需的频率对应；在本发明中，由于处于工作状态下的工作处理器是以 频率发生单元所输出的频率工作，因此，处于工作状态的工作处理器的工作频率与任务负 载所需的频率对应，减少电子设备的功耗，节约资源。
[0059] 本发明又一实施例还公开了一种工作处理器的控制电路，如图3所示，该电路可 以包括：寄存单元1〇〇、第一级电压输出单元200、第二级电压输出单元300、频率发生单元 400、驱动单元500和开关单元700 ;其中：
[0060] 寄存单元100用于寄存电子设备的任务负载指令，寄存单元具有多个寄存地址接 Π ；
[0061] 在图3中，寄存单元100包括寄存地址接口 A0、寄存地址接口 A1、寄存地址接口 A2、寄存地址接口 A3、寄存地址接口 A4、寄存地址接口 A5、基础地址接口 A6、寄存地址接口 A7以及寄存地址接口 A8。
[0062] 多个第一级电压输出单元200的输入端分别与寄存单元100的不同寄存地址接口 相连；
[0063] 第一级电压输出单兀用于依据寄存地址接口输出的信号输出第一电压；
[0064] 在图3中，第一级电压输出单兀200包括第一级电压输出单兀201、第一级电压输 出单兀202、第一级电压输出单兀203、第一级电压输出单兀204、第一级电压输出单兀205 ; 具体的，第一级电压输出电压201与寄存单元100的寄存地址接口 A0相连，第一级电压输 出单元202与寄存单元100的寄存地址接口 A2相连，第一级电压输出单元203与寄存单元 100的寄存地址接口 A4相连，第一级电压输出单元204与寄存单元100的寄存地址接口 A6 相连，第一级电压输出单元205与寄存单元100的寄存地址接口 A8相连。
[0065] 第二级电压输出单元300的输入端与多个第一级电压输出单元200的输出端相 连；
[0066] 在图3中，第一级电压输出单兀201的输出端、第一级电压输出单兀202的输出 端、第一级电压输出单兀203的输出端、第一级电压输出单兀204的输出端、第一级电压输 出单元205的输出端均与第二级电压输出单元300的输入端相连。
[0067] 其中，第一级电压输出单元可以为第一级比较器；
[0068] 第二级电压输出单元可以为第二级比较器。
[0069] 频率发生单元400的控制端与第二级电压输出单元300的输出端相连，用于输出 与第二级电压输出单兀输出的第二电压相对应的频率，该频率即为寄存单兀所寄存的任务 负载所需的频率。
[0070] 驱动单元500的输入端与频率发生单元400的输出端相连，驱动单元500的输出 端与多个工作处理器600相连；具体的，驱动单元500的输出端分别与工作处理器601、工 作处理器602、工作处理器603以及工作处理器604相连。
[0071] 需注意的是，本实施例是以工作处理器的控制电路包括驱动单元为例进行说明 的，本实施例中的工作处理器的控制电路也可以不包括驱动单元。
[0072] 需要说明的是，图3是以电子设备具有4个工作处理器为例进行说明的，但是，在 本发明中，并不对电子设备所具有的工作处理器的数量进行限定，如电子设备还可以包括8 个工作处理器，那么，8个工作处理器均与驱动单元的输出端相连。
[0073] 驱动单元接收频率发生单元输出的频率，并驱动处于工作状态的工作处理器以频 率发生单元所输出的频率工作。
[0074] 寄存单元100的不同寄存地址接口分别用于通过开关单元700与不同的工作处理 器相连；
[0075] 其中，开关单元与电子设备中所具有的工作处理器一一对应，即每一工作处理器 对应一个开关单元；在图3中，开关单元701与工作处理器601相连，开关单元702与工作 处理器602相连，开关大院703与工作处理器603相连，开关单元704与工作处理器604相 连。
[0076] 需要说明的是，不同的工作处理器通过相应的开关单元分别与寄存单元的哪一寄 存地址接口相连在本发明中并没有具体限定，具体可以根据工作处理器能够处理的任务负 载量来决定。
[0077] 图3示出了不同的工作处理器通过相应的开关单元与寄存单元的寄存地质接口 相连的一种实现方式，寄存单元1〇〇的寄存地址接口 A0通过开关单元701与工作处理器 601相连，寄存单元100的寄存地址接口 A3通过开关单元702与工作处理器602相连，寄存 单元100的寄存地址接口 A5通过开关单元703与工作处理器603相连，寄存单元100的寄 存地址接口 A8通过开关单元704与工作处理器604相连。
[0078] 其中，第一级电压输出单元和开关单元可以与寄存单元的同一寄存地址接口相 连，也可以与寄存单元的不同寄存地址接口相连，本发明并没有限定。
[0079] 不同寄存地址接口输出的信号用于通过控制开关单元700的导通与关断来控制 多个处理器的工作状态。例如，寄存单元的寄存地址接口可以在与该寄存地址接口对应的 寄存地址寄存有任务负载指令时，输出高电平来控制与该寄存地址接口相连的开关单元导 通，使得相应的工作处理器处于工作状态，进而能够处理寄存单元中寄存的任务负载指令。 再例如，寄存单元的寄存地址接口可以在与该寄存地址接口对应的寄存地址寄存有任务负 载指令时，输出低电平来控制与该寄存地址接口相连的开关单元导通，使得相应的工作处 理器处于工作状态，进而能够处理寄存单元中寄存的任务负载指令。
[0080] 需要说明的是，工作处理器处理寄存单元中寄存的任务负载指令并不是通过寄存 地址接口来实现的，而对于工作处理器如何处理寄存单元中的任务负载指令以及处理哪些 寄存地址中寄存的任务负载指令均为现有技术，本发明对此并不进行介绍。
[0081] 本发明实施例还公开了一种电子设备，可以包括如上任一实施例所描述的工作处 理器的控制电路。
[0082] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他 实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置 而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说 明即可。
[0083] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的 一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明 将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一 致的最宽的范围。
【权利要求】
1. 一种工作处理器的控制电路，其特征在于，应用于电子设备中，该电路包括： 用于寄存所述电子设备的任务负载指令的寄存单元；所述寄存单元具有多个寄存地址 接口； 多个第一级电压输出单元，所述多个第一级电压输出单元的输入端分别与所述寄存单 元的不同寄存地址接口相连；所述第一级电压输出单元用于依据所述寄存地址接口输出的 信号输出第一电压； 输入端与所述多个第一级电压输出单元的输出端相连的第二级电压输出单元；所述 第二级电压输出单兀用于依据所述多个第一级电压输出单兀输出的第一电压输出第二电 压； 控制端与所述第二级电压输出单元的输出端相连的频率发生单元；所述频率发生单元 用于输出与所述第二级电压输出单兀输出的第二电压相对应的频率。
2. 根据权利要求1所述的控制电路，其特征在于，所述频率发生单元的输出端用于与 驱动单元的输入端相连，所述驱动单元的输出端用于与多个工作处理器相连； 所述驱动单元用于驱动处于工作状态的工作处理器以所述频率发生单元所输出的频 率工作。
3. 根据权利要求1?2任一项所述的控制电路，其特征在于，所述寄存单元的不同寄存 地址接口分别用于通过开关单元与不同的工作处理器相连； 所述不同寄存地址接口输出的信号用于通过控制开关单元的导通与关断来控制所述 多个处理器的工作状态。
4. 根据权利要求1所述的控制电路，其特征在于，所述第一级电压输出单元为第一级 比较器，所述第二级电压输出单元为第二级比较器。
5. -种电子设备，其特征在于，包括如权利要求1?4任一项所述的工作处理器的控制 电路。
【文档编号】G06F15/16GK104102327SQ201410363721
【公开日】2014年10月15日 申请日期:2014年7月28日 优先权日:2014年7月28日
【发明者】石彬 申请人:联想(北京)有限公司