存储器地址映射方法及存储器地址映射系统的制作方法
【专利摘要】一种存储器地址映射方法，包括步骤：按照预设地址配置模式对存储器控制模块进行配置，将内存地址进行分区并配置映射算法；所述预设地址配置模式是为不同类型主机配置不同的地址子分区；存储器获取主机的存取请求；获取所述主机的类型并根据所述主机类型获取对应的映射算法；获取上一次发出存取请求主机的类型；若与本次发出存取请求主机的类型不同，则根据所述映射算法控制存储器切换存取方式。该方法通过在存储器中增加一存储器地址映射控制，将整个存储区划分为若干子区间，利用不同主机固定访问的地址区间不同的特点，针对不同存储子区间进行个性化地址映射配置，可以提高不同主机访问效率。同时，本发明还提供一种存储器地址映射系统。
【专利说明】存储器地址映射方法及存储器地址映射系统
【技术领域】
[0001] 本发明涉及存储器数据处理领域，特别涉及一种存储器地址映射方法及存储器地 址映射及系统。
【背景技术】
[0002] 计算机系统通常包括一个或一个以上动态随机存取存储器（DRAM)装置，常见类型 包括但不仅限于同步动态随机存储（SDRAM)和双倍速率同步动态随机存储器（DDR SDRAM) 两种。在现有DRAM架构下，该装置通常由多个存储库（bank)构成，每个存储库（bank)通常 又由多个存储颗粒构成。在存储库内部，采用行地址（row)和列地址（column)对存储颗粒 阵列中的数据进行检索。
[0003] 所有存储库（bank)共享多条存取控制信号线和多条数据信号线，不可以对多个存 储库（bank)同时进行存/取操作。类似地，行地址（row)和列地址（column)共享多条地址 信号线，因此存/取同一个存储库（bank)的不同行（row)数据也不可以连续操作，而是要在 两次换行（row)存/取之间插入一组切换动作。这组切换动作包括，对之前操作的行（row) 完成预充（precharge)，对即将操作的行完成激活（active)。这组动作的操作顺序和时间 间隔针对不同DRAM芯片都有相应的规定，其插入破坏了存取数据的时间连续性，降低了存 取效率。值得注意的是，这种存取效率降低效应只有在发生存储库（bank)竞争时才会真正 生效，下面假设两种情形，简单说明一下原理： 情形1 : 存取存储库A的第10行。
[0004] 存取存储库A的第18行。
[0005] 情形 2 : 存取存储库A的第10行。
[0006] 存取存储库B的第20行。
[0007] 存取存储库A的第18行。
[0008] 在这两种情形中，存储库A内部同样都发生了第10行到第18行的切换。情形1 中，由于两次存取连续发生，对存储库A第18行的存取操作必须等待存储库A完成切换动 作后才能继续，导致存取效率显著下降。而在情形2中，由于在两次存取存储库A不同行的 操作之间插入了对存储库B的操作，那么存储库A中的换行切换动作可以重叠于存取存储 库B第20行的同时完成，切换动作对存取效率的影响就不存在了。情形1的情况，就叫做 存储库竞争。因此，存储库竞争发生的次数越多，则存取效率越低；存储库竞争发生的次数 越少，则存取效率越高。
[0009] 计算机系统中，对DRAM装置操作完成数据存取的装置叫主机（master)。在一个 完整的计算机(或嵌入式）系统中，通常会有一个或一个以上主机(master)装置。常见的 主机（master)装置包括但不仅限于中央处理单元（CPU)，图形处理单元（GPU)，音频处理器 (APU)及直接内存存取器（DMA)。为了提高存取效率，通常将相互关联的数据依序存放在 一段地址连续的存储区间里，以便上述主机采用效率最高的连续突发方式反复进行数据存 取。通常，为了防止出现数据存/取竞争，在计算机系统中，不但会划分出若干地址区间供 各主机独占使用，也会划分出若干地址区间用于主机之间交换数据。
【发明内容】
[0010] 基于计算机系统中不同主机(如CPU，GPU，DMA等）访问内存的模式(方式或规律） 各不相同，而现有的存储器控制模块设计中没有办法针对这种不同加以区分，使得计算机 存取带宽（效率）没有得到优化分配情况，本发明提供了一种存储器地址映射方法，通过在 存储器中增加一存储器地址映射控制，将整个存储区划分为若干子区间，利用不同主机固 定访问的地址区间不同的特点，针对不同存储子区间进行个性化地址映射配置，可以提高 不同主机访问效率。
[0011] 一种存储器地址映射方法，包括步骤：按照预设地址配置模式对存储器控制模块 进行配置，将内存地址进行分区并配置映射算法；所述预设地址配置模式是为不同类型主 机配置不同的地址子分区；存储器获取主机的存取请求；获取所述主机的类型并根据所述 主机类型获取对应的映射算法；获取上一次发出存取请求主机的类型；若与本次发出存取 请求主机的类型不同，则根据所述映射算法控制存储器切换存取方式。
[0012] 进一步地,若与本次发出存取请求主机的类型相同,则保持本次的存取方式。
[0013] 本发明还提供一种存储器地址映射系统，包括：存储器配置模块，用于按照预设地 址配置模式对存储器进行配置，将内存地址进行分区并配置映射算法；存储器信息获取模 块，用于获取主机的存取请求；在通过存储器配置模块的配置映射算法信息获取所述主机 类型的对应映射算法；存储器控制模块，用于获取上一次发出存取请求主机的类型；若与 本次发出存取请求主机的类型不同；则根据所述对应映射算法控制存储器切换存取方式； 所述预设地址配置模式是为不同类型主机配置不同的地址子分区。
[0014] 进一步地,若与本次发出存取请求主机的类型相同,则保持本次的存取方式。
[0015] 相较于现有技术，本发明改进了传统的存储器存取时采用单一方式的不足。根据 不同的主机类型设置不同的存取方式，并根据不同主机类型访问存储器的情况，自动切换 控制与该主机类型相符的存取方式，从而有效地提高不同主机访问效率。
【专利附图】
【附图说明】
[0016] 图1是本发明的一种存储器地址映射方法实施例的流程示意图； 图2是本发明的一种存储器地址映射系统的结构示意图。
【具体实施方式】
[0017] 由于不同主机具有不同功能，需要访问的连续地址长度不同，访问方式也不相同。 如中央处理单元（CPU)的主要功能为执行程序指令，由于循环程序大量存在，CPU对存储器 装置的访问方式通常是循环地对小段连续地址区间进行存/取操作，数据量小而反复，以 下将这种方式称为方式A。相对的，图形处理单元（GPU)和直接内存存取器（DMA)等装置， 对存储器装置主要的访问方式是对大段连续地址区间一次性存/取，数据量大而具有一次 性，以下将这种方式称为方式B。
[0018] 对于中央处理单元（CPU)这一类需要循环地对小段连续地址区间进行存/取操作 (方式A)的主机，将连续地址映射到同一个存储库中，可有效减少与其它主机的存储库 竞争，继而提高存取效率。
[0019] 与此相对地，对于图形处理单元（GPU)和直接内存存取器（DMA)这类需要一次性 高速率地对大段连续地址区间进行存/取操作（方式B)的主机，将连续地址映射到多个不 同存储库中，因为存储库（bank)竞争的减少获得存/取效率的提高。
[0020] 以下结合其中的较佳实施方式对本发明方案进行详细阐述。图1中示出了本发明 一种存储器地址映射方法实施例的流程示意图。
[0021] 如图1所示，本实施例中的方法包括步骤： SlOl :按照预设地址配置模式对存储器控制模块进行配置，将内存地址进行分区并配 置映射算法；所述预设地址配置模式是为不同类型主机配置不同的地址子分区。
[0022] 系统初始化：计算机系统启动后，按照启动程序（BOOT)中预设的模式对存储器控 制模块进行配置，配置项目中包括为每一个内存地址子分区配置映射算法（映射关系）。具 体配置方法为：利用计算机系统中不同内存地址段与不同主机之间存在的对应关系，将每 个主机固定访问的地址子分区配置为最有利于该类型主机访问的映射算法。例如，根据上 述说明可知，访问模式为方式A的主机访问甲映射区域效率更高，而访问模式为方式B的主 机访问乙映射区域效率更高。因此，CPU (方式A的代表性主机）固定访问的子分区应该配 置为甲映射，相对地，DM (方式B的代表性主机）固定访问的子分区应该配置为乙映射。 [0023] 为了更好的说明地址的配置方式，以下通过表格对子分区的结构进行说明。
[0024] 表1为存储单元结构
【权利要求】
1. 一种存储器地址映射方法，其特征在于，包括步骤：按照预设地址配置模式对存储 器控制模块进行配置，将内存地址进行分区并配置映射算法；存储器获取主机的存取请求 后，再获取所述主机的类型并根据所述主机类型获取对应的映射算法；获取上一次发出存 取请求主机的类型；若与本次发出存取请求主机的类型不同，则根据所述映射算法控制存 储器切换存取方式；所述预设地址配置模式是为不同类型主机配置不同的地址子分区。
2. 根据权利要求1所述的存储器地址映射方法，其特征在于：若与本次发出存取请求 主机的类型相同，则保持本次存取方式。
3. -种存储器地址映射系统，其特征在于，包括：存储器地址配置模块，用于按照预设 地址配置模式对存储器进行配置，将内存地址进行分区并配置映射算法；存储器信息获取 模块，用于获取主机的存取请求；再通过存储器配置模块的配置映射算法信息获取所述主 机类型的对应映射算法；存储器控制模块，用于获取上一次发出存取请求主机的类型；若 与本次发出存取请求主机的类型不同；则根据所述对应映射算法控制存储器切换存取方 式；所述预设地址配置模式是为不同类型主机配置不同的地址子分区。
4. 根据权利要求3所述的存储器地址映射系统，其特征在于：若与本次发出存取请求 主机的类型相同，则保持本次存取方式。
【文档编号】G06F12/02GK104407985SQ201410766215
【公开日】2015年3月11日 申请日期:2014年12月15日 优先权日:2014年12月15日
【发明者】王名为, 潘邦淦 申请人:泰斗微电子科技有限公司