专利名称：用于网络接口控制器的存储器映射的缓冲器的制作方法
技术领域：
本发明一般而言涉及数据通信系统和方法，更特别地涉及其中为 网络接口控制器提供了存储器映射的接收和发送緩冲器的数据通信系 统和方法，
背景技术：
如图1所示，网络接口控制器(NIC)是一种支持计算机之间的数 据传输的硬件设备.其中，对称多处理器(SMP)系统10包括多个中 央处理器单元(CPU) 12，所述各中央器处理单元通过存储器互连16 共享存储器单元14.虽然SMP10被示出为具有四个CPU (内核)，但 是本领域技术人员将理解，SMP IO可以具有更多或更少的CPU, SMPIO 在NIC 18的控制下通过以太网连接和结构(开关)22发送消息给其 他SMP 20、 30和40.所述NIC 18 —般将具有与其相关联的处理器(未 示出)，该处理器或者是作为该NIC的组成部分或者是以帮助器处理 器的形式，从而该NIC具有足够的智能来解释各种命令.所述NIC 18 以及各种I/O设备42、 44通过I/O互连46被连接到所述SMP的剩余 部分，该I/O互连46通过I/O适配器48 (例如桥接器)与存储器互 连16通信.
在这种系统中，所传输的数据的通常的源和目的地是页式虚拟存 储器，页式虚拟存储器提供虚拟地址，所述虚拟地址被转换或者映射 到物理页面上，并且允许把虚拟页面换出到盘上或者从主存储器中移 除以及稍后将其从盘上换入到新的物理页面位置处.操作系统可以对 所谓的"未钉住的(unpinned)"虚拟页面单方面执行页面交换.因 此，在这种系统上搮作的应用软件典型地使用地址转换硬件来访问主 存储器，所述地址转换硬件确保正确的物理页面被访问，例如确保所 述操作系统尚未针对该应用软件需要访问的页面发起页面交换.软件 访问在需要把数据换出的时间间隔期间暂停，并且在把数据换入到新 的物理位置处时通过访问该位置而恢复.
一些连网解决方案通过提供软件以把数据从未钉住的虚拟存储器拷贝到已钉住的(pinned)接口存储器来解决与虚拟页面交换期间的
软件暂停相关联的停机时间.已钉住的存储器由不能被所述操作系统 交换到盘上的页面构成。在这种系统中，所述NIC 18将典型地只访问 已钉住的接口存储器.这简化了由该NIC 18执行的直接存储器访问 (DMA)传输，这是由于在网络操作期间从不交换数据，这样又确保数 据在整个NIC的DMA数据传输期间保持可访问，并且确保该数据的物 理地址保持恒定.然而，这种解决方案需要以数据拷贝(例如从未钉 住的虚拟存储器拷贝到可以由NIC 18访问的已钉住的系统緩冲器)的 形式的额外开销，所述数据拷贝利用了重要的系统资源.
由未钉住的虚拟存储器所造成的所述问题的另 一种解决方案消除 了上面描述的数据拷贝，但是代之以要求所述NIC 18调用一个操作系 统功能以便在直接从/向虚拟页面发送数据之前钉住该页面.另外，所 述页面稍后必须由另一个NIC/操作系统交互来释放(unpin)，以便 允许在网络活动完成之后进行页面交换.虽然这消除了到已钉住的页 面的拷贝，但是所述NIC 18现在必须调用代价高昂的页面钉住和页面 释放功能.这些操作中的每一个都需要所述NIC的处理器与所述操作 系统之间的通信。当这些通信需要所述I/O互连46的中断或轮询时， 所述中断和轮询在资源利用效率方面的代价是十分高昂的。
相应地，将希望提供使得NIC能够更加高效地处理数据传输问题 的机制和方法.
发明内容
根据本发明的一个示例性实施例， 一种处理系统包括多个处理 单元，每个处理单元包括至少一个处理器和至少一个系统存储器；以 及网络接口控制器(NIC)，其与所述多个处理单元当中的每一个相关 联，以用于在各处理单元之间发送和接收数据，其中，所述多个单元 当中的每一个进一步包括存储器互连，所述NIC被直接连接到该存储 器互连，并且所述NIC包括至少一个存储器映射的緩冲器.
根据本发明的另一个示例性实施例， 一种用于在处理系统中传送 数据的方法包括以下步骤提供多个处理单元，每个处理单元包括至 少一个处理器和至少一个系统存储器；以及通过与所述多个处理单元 当中的每一个相关联的网络接口控制器(NIC)在各处理单元之间发送
和接收数据，其中，所述多个单元当中的每一个进一步包括存储器互
连，所述NIC被直接连接到该存储器互连，并且所述NIC包括至少一 个存储器映射的緩冲器.
附图被结合在说明书中并且构成说明书的一部分，该附困示出本 发明的实施例并且与下面的描述一起解释本发明.在附困中
困1示出一个示例性处理系统，其中网络接口控制器通过I/O互 连被连接到该处理系统；
图2示出一个示例性处理系统，其中NIC通过到根据一个示例性 实施例的存储器互连的直接连接被连接到该处理系统；
图3描绘根据本发明一个示例性实施例的NIC的一部分，其包括 存储器映射的接收緩冲器；
图4是描绘根据本发明一个示例性实施例的用于传送数据的一般 方法的流程图5是描绘根据本发明一个示例性实施例的用于管理存储器的方 法的流程图；以及
图6是描绘根据本发明另一个示例性实施例的用于管理存储器的 方法的流程图。
具体实施例方式
下面对于本发明的各示例性实施例的描述是参考附图进行的.不 同附图中的相同附困标记标识相同或类似的元件.下面的详细描述不 限制本发明.代之以，本发明的范围由所附权利要求书来限定.
根据本发明的各示例性实施例，在所述NIC内的发送及接收命令 和数据的緩冲器被直接映射到所述处理器的存储器互连(有时也被称 作"存储器总线"、"一致性互连"或"前端总线")上。这尤其允 许把数据高效地拷贝到NIC;把命令高效地拷贝到NIC;从NIC高效 地拷贝数据；以及高效地检测数据到达和命令完成.为了实现这种存 储器映射的緩冲器，SMP的总体架构被修改成使得所述NIC被直接连接 到所述存储器互连(而不是如图1所示的那样通过I/O互连46和I/O 适配器48间接连接)。现在将相对于图2描述根据一个示例性实施例
的支持这种存储器映射的发送和接收援冲器的一般架构.
其中，SMP系统200包括多个中央处理器单元(CPU) 212，所述 各中央处理器单元通过存储器互连216共享存储器单元2l4.虽然SMP 200被示出为具有四个CPU(内核)，但是本领域技术人员将理解，SMP 200可以具有更多或更少的CPU. SMP 200在NIC 218的控制下通过以 太网连接和结构(开关)220发送消息给其他SMP 200.所述NIC 218 一般将具有与其相关联的处理器(未示出)，该处理器或者是作为该 NIC的组成部分或者是以帮助器处理器的形式，从而该NIC具有足够的 智能来解释各种命令.各种I/0设备230 (例如显示器、第二存储器存 储设备等等)通过I/O适配器238 (例如桥接器)和I/O互连240被 连接到所述存储器互连216.从图1与图2的比较可以看出，困2的示 例性实施例使得所述NIC 218被直接连接到该存储器互连216而不是 通过I/0互连和1/0适配器被间接连接.这种架构尤其便于在所述NIC 218内的发送和/或接收緩冲器的存储器映射.如在此所用的术语"存 储器映射"是指各CPU 212通过存储器214内的对应于緩沖器的保留 存储器位置直接向(或从)所述NIC 218内的发送(或接收)緩冲器 进行写入(或读取)的能力.
因此，图2的示例性系统的接收側(其一部分被显示为图3)将包 括一个或多个存储器映射的接收緩冲器300.如图中所示，NIC 218被 直接连接到存储器互连216，这是因为数据在一方面的NIC 218与另 一方面的系统存储器308或处理器304之间的它的路线上不必通过I/0 总线.如在此所用的短语"直接连接"不排除在緩冲器与存储器互连 之间提供接口 (例如存储器接口电路305 ).
在困3的左側，数据通过例如以太网接口到达，并且被接收队列 填充电路302放置到存储器映射的接收援冲器300中.根据该示例性 实施例，该存储器映射的接收緩冲器300是循环队列数据结构，但是 本发明不限于循环队列.然而，在该实例中，接收緩冲器300在其中 (在"活动区"中)存储有由尾指针和头指针标识的内容，所述尾指针 和头指针分别表示最近存放的数据和最早存放的数据.在接收到数据 时，数据被插入在所述接收緩冲器300的尾部，并且把尾指针移动越 过新插入的数据.通过把头指针移动越过不需要的数据来从该接收緩 冲器300的所述活动区中移除数据.
当所述接收緩冲器300为满时，可以丟弃进入的分组，以便防止 緩冲器溢出.当使用可靠的协议(例如传输控制协议或TCP)来重传分 组时，即使丢弃了分组也可以保持正确的操作.可以使用其他技术来 防止緩冲器溢出.例如，代替丟弃最近接收的帧，所述系统可以丢弃 较早接收的帧，比如最早接收的桢.所述接收队列填充电路302把来 自到达的以太网桢的数据存放到所述接收緩冲器300的尾指针之外的 区域内.把尾指针前进越过来自该以太网帧的有效数据.把尾指针前 进越过到达的数据表明新的数据已经到达并且可以被处理.所述接收 緩冲器的头、尾指针也被存储器映射，即与该接收緩冲器300的头指 针和尾指针相关联的值在系统存储器308的用户援冲区306内的预定 存储器位置处被自动更新(通过存储器接口电路305 ).这使得所述头、 尾指针值能够由处理器304直接访问，该处理器可以利用所述存储器 互连216进行存储器引用.这又使得处理器304能够例如读取所述接 收緩冲器尾指针并且将其当前值与先前的接收緩冲器尾指针值进行比 较.当该值改变时，该处理器304就知道新的以太网桢数据已经到达.
后面的这一特征说明了根据本发明的各示例性实施例的处理系统 和方法利用高速緩存一致性存储器互连访问来实现所述NIC 218的高 效轮询的能力。只要所述接收援冲器300内的数据保持不变，所述处 理器304就可以读取被保存在该处理器内的该数据的高速緩存值.这 例如可能在没有消息到达该NIC 218内的时间段期间发生.当新的消 息从网络到达时，数据被递送到所迷接收緩冲器300中，并且所述接 收队列填充电路使得该接收緩冲器300内的数据改变值.当该接收緩 冲器300内的值改变并且该数据被所述处理器304读取时，所述数据 基于操作在所述系统中的高速緩存一致性共享存储器协议而被传输到 该处理器304，并且该处理器304随后在其高速緩冲存储器(图3中未 示出)中观察改变的值.这使得该处理器304检测到新到达的消息. 注意，直到接收到消息为止，这种轮询技术不需要从所述接收援冲器 300向所述轮询处理器传榆信息.
除了实现高效轮询之外，本发明的各示例性实施例还提供到其后 接收位置的高效数据传输.数据从驻留在所述接收緩沖器300内的以 太网帧被传输到一个或多个用户应用内的一个或多个应用緩冲器(未 示出)，较高级别软件协议可以指定数据递送指令，所述数据递送指
令被存储在系统存储器308中的递送指令数据库310内.这些递送指 令可以从该数据库310被选择性地检索，以便用于根据被嵌入在所述 以太网械内的报头信息来处理所接收的数据.所述应用可以具有复杂 的数据递送要求，其允许把到达的数据与标签信息(或其他信息)进 行匹配，以便在所述接收緩冲器300中接收到数据之后确定该数据的 适当位置.例如，消息传递接口 (MPI)技术提供标签和排序信息，所 述标签和排序信息将被匹配以便确定要把到达的消息放置到哪个读取 緩冲器中.在另一个例子中，报头数据可以表明数据应当被递送到的 特定TCP套接字.低级别的接收緩冲器处理软件随后可以把具有单个 拷贝的数据从所述接收緩冲器300递送到适当的目标位置.注意，尽 管该示例性实施例在单个接收緩冲器300的背景下描述了接收操作， 但是也可以以类似的方式实现多个接收援冲器以便例如支持分散操 作.
可以被存储在递送指令数据库310内的数据递送指令的另一个例 子是支持远程直接存储器访问UDMA)的那些递送指令.RDMA递送指 令描述了可以把数据直接放到其中的緩冲区(未示出)，比如包含在 虚拟存储器中是连续的数据的物理页面列表.进入的以太网分组可以 携带所述RDMA递送指令的名称、緩冲器偏移量、长度和实际数据.利 用所引用的RDMA递送指令，所述数据被递送到开始于所期望的偏移量 的緩冲区内.该RDMA递送指令可以被重复使用，直到所有数据都已被 成功地放置在该緩冲器中.此时，可以从所述RDMA递送数据库中除去 该指令.可以使用一个高层协议来向/从该递送指令数据库310安装/ 除去RDMA递送指令，并且随后一个低层协议使用这些递送指令来直接 递送数据.
因此，当进入的以太网桢被处理时，所述处理器304可以使用从 所述以太网分组获得的信息以及从所述递送数据库310获得的信息以 便确定目标地址位置.DMA命令随后被插入在DMA命令緩冲器320的 尾部，以便通过DMA引擎324发起适当的DMA传输.当DMA命令完成 时，DMA命令头指针移动越过所述命令以表示命令完成.当已知DMA 命令完成时，就不再需要所述接收緩冲器300内的已被拷贝到最终用 户緩冲器位置处的数据.于是可以把该接收援冲器的头指针移动越过 这种数据而不会有数据丢失.
在所述NIC 218内的发送倒操作可以以与上面讨论的接收側搮作 几乎相同的方式来执行.可以为该NIC 218提供一个存储器映射的发 送緩冲器(未示出)或者多个存储器映射的发送緩沖器，该NIC 218 具有被分配在系统存储器308的用户緩冲区306内的相应的存储器空 间，所述处理器304可以容易地监视发送活动，例如通过将其高速緩 存的发送值(例如头指针和尾指针)与所述系统存储器308中的相应 值进行比较.实现具有存储器映射的发送和接收緩冲器的NIC的本发 明的各示例性实施例提供了许多好处，其中的一些在上面被提到.除 了可以直接访问緩冲器数据的诸如处理器304之类的处理器之外，运 行在主机操作系统上的程序线程(典型地是核心线程)可以通过存储 器映射的命令和数据緩冲器直接与所述NIC 218通信以便进行发送和接收.
例如，运行在主机操作系统内的程序线程可以高效地发起发送側 或接收側DMA,并且检测未决的发送側或接收側DMA操作的完成.通过 对存储器映射的命令緩冲器320 (其还具有被分配在用户緩冲器部分 306内的相应的存储器空间)进行写入来发起DMA,并且通过从存储器 映射的命令緩冲器320进行读取来检测DMA完成.针对命令完成的轮 询是高效的，这是因为可以对DMA完成的状态进行高速緩存以便在处 理器304内进行重复读取，并且直到该DMA的完成状态改变值为止都 不需要把命令状态从NIC 218传输到处理器304。每当表示该DMA的 完成状态的数据值改变时，可以使得所述处理器的高速援存(未示出) 内的相应数据无效。对于DMA完成状态的任何后续读取都导致新的有 效数据从所述NIC 218被传输到所述处理器304。因此，运行在所述 主机操作系统上的程序线程可以高效地发起DMA传输并且检测该DMA 传输的完成.
因此，根据本发明的一个一般示例性实施例， 一种用于在处理系 统中传送数据的方法包括图4的流程困中所示出的步骤.在图中，在 步骤400提供多个处理单元，每个处理单元包括至少一个处理器和至 少一个系统存储器.在步騍410通过与所述多个处理单元当中的每一 个相关联的NIC在各处理单元之间发送及接收数据，其中所述多个单 元当中的每一个还包括存储器互连，所述NIC被直接连接到该存储器 互连，并且所述NIC包括至少一个存储器映射的緩冲器.
如上面在背景技术部分中所述，与NIC数据传输相关联的页面钉 住也是SMP系统设计者(以及其他处理系统的设计者)所感兴趣的问 题.本发明的各示例性实施例还通过提供存储器映射的接收和发送緩 冲器来便于页面钉住，所述存储器映射的接收和发送緩冲器允许运行 在主机操作系统内的核心程序针对基于DMA的拷贝高效地控制页面钉 住，以用于网络发送或网络接收的目的.在一个示例性实施例中，运 行在所述主机操作系统上的一个或多个核心程序线程可以通过所述发 送和接收过程来调节大量数据的流动.这允许对所需要的页面进行高 效的钉住和释放，同时不需要钉住过多的页面，正如下面相对于图5 和图6的流程图所述.
为了进行发送，在图5中， 一个线程在步骤500执行发送所需的 页面钉住动作(例如向所述操作系统通知直到另行通知为止，某些 页面将不被交换)，确定已钉住的页面的固定的物理地址(步骤502 )， 并且随后发起DMA以便从已钉住的页面发送数据(步骤504 ).当一个 线程在步骤506检测到消息发送完成时(例如通过识别出与所述存储 器映射的发送援冲器相关联的值的改变，比如头指针值的改变)，该 线程随后可以在步骤508释放已经被发送的页面.在必要时可以重复 图5中所示出的过程(顺序地或者并行地重复，例如以流水线的方式)， 从而使得在检测DMA发送进展时，可以按照需要钉住新的页面而不会 不必要地钉住过多页面.
为了进行接收，在图6中， 一个线程在步骤600执行接收所需的 页面钉住动作，确定已钉住页面的固定的物理地址(步骤602 )，随后 发起DMA以便把所接收的数据拷贝到所钉住的位置(步骤604 ).当一 个线程在步骤606检测到消息接收完成时(例如通过检测与所述存储 器映射的接收緩冲器相关联的值的改变，比如尾指针值的改变)，该 线程在步骤608于是可以在随后基于如上所述的递送指令把拷贝到所 述已钉住页面的数据递送到例如应用緩冲器之后释放所述页面.可以 重复图6中所示出的过程(顺序地或者并行地重复，例如以流水线的 方式)，从而使得在检测DMA接收进展时，可以按照需要钉住新的页 面而不会不必要地钉住过多页面.
可以利用通过图2的网络发送消息的协议来协调发送倒与接收側 进展.例如，接收NIC 218可以钉住与其接收倒緩冲器300相关联的
页面.该接收NIC 218随后可以通过发送一条消息向发送器(例如不 同的SMP 200内的另一个NIC 218)通知该接收NIC 218已经准备 好把信息块接收到该接收倒緩冲器300中。该发送器随后可以钉住与 相应的发送側緩冲器相关联的页面.随后可以利用DMA来发送数据， 以便把来自发送用户的緩冲器的信息拷贝到所述网络.可以利用DMA 把所接收的数据从所述NIC的接收緩冲器300拷贝到用户緩冲区306 内的接收用户的緩冲器.在拷贝完成之后，所述接收NIC可以释放与 所述接收緩冲器300相关联的页面，并且发送一条消息给所述发送NIC 以表明接收完成并且所述发送側緩冲器也可以被释放.接收器和发送 器的页面钉住、基于DMA的发送和基于DMA的接收、检测DMA完成、 以及接收器和发送器的页面释放的这一循环都可以在没有中断或系统 调用的情况下执行，这是因为所述各NIC被直接连接到其相应的存储 器互连.该循环可以被重复，以便通过网络移动大量数据而不会不必 要地钉住过多存储器，也不会产生用于处理系统调用或中断的昂贵开 销。
根据这些示例性实施例的系统和方法还可以被用来执行其他功 能，例如，所述接收緩冲器300尤其可以被用来实现乱序递送。例如， 可以推迟对第一以太网帧的处理，其中对于该笫一以太网帧的递送指 令尚不可用，在第一帧的处理被推迟的同时，由所述NIC 218相对于 第一以太网帧随后接收的笫二以太网帧可以被处理及递送。与此同 时，可以由 一个更高级别的应用把递送指令插入到用于笫一以太网桢 的递送指令数据库310中.接收处理随后可以根据所提供的指令来递 送该第一以太网帧.
因此，根据各示例性实施例， 一个核心模式帮助器线程可以访问 SMP操作系统数据结构以及直接与处在前端总线上的NIC通信.使用核 心模式线程使得根据这些示例性实施例的处理系统和方法能够执行整 个钉住、发送/接收数据、释放循环，而不会在轮询期间浪费总线周期 并且不会在例如I/O总线上使用昂贵的中断.
前面对本发明的各示例性实施例的描述提供了说明和描述，但是 其不打算是穷举的或者把本发明限制为所公开的精确形式.许多修改 和变型根据上面的教导是可能的，或者可以在实践本发明的过程中获 得。后面的权利要求书及其等同物限定本发明的范闺.
权利要求
1、一种处理系统，包括多个处理单元(200)，每个所述处理单元(200)包括至少一个处理器(212)和至少一个系统存储器(214)；以及网络接口控制器(NIC，218)，其与所述多个处理单元(200)当中的每一个相关联，以用于在所述各处理单元(200)之间发送和接收数据；其中，所述多个单元当中的每一个进一步包括存储器互连(216)，所述NIC(218)被直接连接到该存储器互连，并且所述NIC(218)包括至少一个存储器映射的缓冲器(300)。
2、 根据权利要求l所述的系统，其中，所述NIC (218)还包括 其中，所述至少一个存储器映射的緩冲器(300 )是存储器映射的发送緩冲器和存储器映射的接收緩冲器的其中之一，其中所述至少一 个系统存储器(214)的一部分被分配用于对存储器映射的发送緩冲器 和存储器映射的接收緩沖器的所述至少其中之一进行存储器映射.
3、 根据权利要求2所述的系统，其中，所述存储器映射的发送緩 冲器和所述存储器映射的接收緩冲器的所述至少其中之一是具有头指 针和尾指针的循环队列，并且其中所述头指针和所述尾指针的当前值 被映射到所述系统存储器(214)内的预定位置(306 ).
4、 根据权利要求3所述的系统，其中，存储器映射的发送緩冲器 和存储器映射的接收緩冲器的所述至少其中之一是存储器映射的接收 緩冲器(300 )，并且其中所述至少一个处理器(212)把所述头指针 和所述尾指针的其中之一的先前存储的值与所述头指针和所述尾指针 的所述其中之一的相应的当前值进行比较，以作为用于所述存储器映 射的接收緩冲器(300 )的轮询机制.
5、 根据权利要求3所述的系统，其中，所述至少一个处理器(212) 把所述头指针和所述尾指针的至少其中之一的先前存储的值与所述头 指针和所述尾指针的所述至少其中之一的相应的当前值进行比较，以 便确定是否要释放所述系统存储器(214)中的一个或多个页面.
6、 根据权利要求l所述的系统，还包括1/0互连(240 ) ， 1/0设备(230 )通过该I/0互连(240)与所述 至少一个处理器(212)和至少一个系统存储器(214)通信；以及 1/0适配器(238 )，用于把所述I/0互连(240)连接到所述存储 器互连(216).
7、 根据权利要求l所述的系统，其中，所述系统存储器(214)还 包括递送指令数据库(310)，并且其中存储器映射的发送緩冲器和存 储器映射的接收緩冲器的所述至少其中之一是存储器映射的接收援冲 器(300 )，从而所述至少一个处理器(212)可操作用于根据来自所 述递送指令数据库(310)的指令来转发在所述存储器映射的接收緩冲 器中接收到的数据.
8、 根据权利要求7所述的系统，其中，所述处理器(212)根据来 自所述递送指令数据库(310 )的所述指令执行对所述数据的直接存储 器访问(DMA)传输.
9、 根据权利要求6所述的系统，还包括 运行在所述至少一个处理器(212)上的操作系统应用； 在所述操作系统下操作的核心模式帮助器线程，其可以访问操作系统数据结构并且可以与所述NIC (218)直接通信，其中，所述核心模式帮助器线程在不中断所述I/0互连(240 )的 情况下执行钉住、发送/接收数据、释放循环.
10、 一种用于在处理系统中传送数据的方法，包括以下步琛 提供(400 )多个处理单元(200 )，每个所述处理单元包括至少一个处理器(212)和至少一个系统存储器(214);以及通过与所述多个处理单元当中的每一个相关联的网络接口控制器(NIC, 218)在所述各处理单元(200)之间发送和接收数据(402 ); 其中，所述多个单元(200 )当中的每一个进一步包括存储器互连(216)，所述NIC (218)被直接连接到该存储器互连，并且所述NIC(218)包括至少一个存储器映射的緩冲器(300).
全文摘要
描述了用于提供具有存储器映射的缓冲器(300)的网络接口控制器(NIC，218)的系统和方法。一种处理系统包括多个处理单元(200)，每个所述处理单元包括至少一个处理器(212)和至少一个系统存储器(214)。NI C(218)与每个所述处理单元(200)相关联，以用于在所述各处理单元(200)之间发送和接收数据。每一个所述单元(200)进一步包括存储器互连(216)，所述NIC(218)被直接连接到该存储器互连，并且所述NIC(218)包括至少一个存储器映射的缓冲器(300)。
文档编号H04L12/54GK101115054SQ200710137000
公开日2008年1月30日 申请日期2007年7月26日 优先权日2006年7月26日
发明者E·厄尔特利, M·S·施兰斯克 申请人:惠普开发有限公司