逻辑分析仪的制作方法
【专利摘要】本实用新型公开了一种逻辑分析仪，包括数据采集模块，时钟触发模块，PCIE控制器，PCIE接口，所述数据采集模块分别与所述时钟触发模块及PCIE控制器连接，所述PCIE接口分别与所述PCIE控制器及主机接口连接；所述数据采集模块根据所述时钟触发模块输出的时钟的频率采集输入的数据，所述PCIE控制器将所述数据采集模块采集获得的数据打包，打包后的数据通过所述PCIE接口传输至主机接口。本实用新型的逻辑分析仪利用PCIE的高带宽，省略逻辑分析仪内部数据存储单元，结构简单且节省了成本和简化设计，提高了逻辑分析仪的性能。
【专利说明】逻辑分析仪
【技术领域】
[0001]本实用新型涉及集成电路领域，更具体地涉及一种逻辑分析仪。
【背景技术】
[0002]逻辑分析仪可分为独立式(或单机型)逻辑分析仪和基于电脑的PC-based卡式虚拟逻辑分析仪。独立式逻辑分析仪是将所有的测试软件、运算管理元件整合在一台仪器之中；基于PC的逻辑分析仪则需要搭配电脑一起使用，显示屏也与主机分开。现有的基于PC的逻辑分析仪普遍采用USB2.0连接主机，它们支持即插即用，使用很方便。这种USB2.0逻辑分析仪包含有数据采集单元、数据存储单元、数据转发单元等。受到USB2.0带宽的限制，其指标最高为16通道，200mhz的采样率，性能并不出色。
[0003]由于USB2.0带宽限制，逻辑分析仪内的数据无法实时传送给计算机，从而需要数据存储单元存储数据，使得数据存储单元成为所有USB2.0逻辑分析仪必不可少的一部分。众所周知地，数据存储单元的大小决定逻辑分析仪的存储深度。由于成本限制，USB2.0逻辑分析仪里面的数据存储单元仅能够提供每通道2M-4Mbit的存储深度，对于许多复杂的测试场合来说则远远不够。而增加存储深度就要增加数据存储单元，造成成本上升。而且，由于此种逻辑分析仪采集数据，传输数据到主机不能同时进行，触发后需要等待本地数据搬移到主机，造成软件触发后的响应很慢，严重影响用户体验和工作效率。
[0004]因此，有必要提供一种改进的逻辑分析仪来克服上述缺陷。
实用新型内容
[0005]本实用新型的目的是提供一种逻辑分析仪。本实用新型的逻辑分析仪利用PCIE的高带宽，省略逻辑分析仪内部数据存储单元，结构简单且节省了成本和简化设计，提高了逻辑分析仪的性能。
[0006]为实现上述目的，本实用新型提供一种逻辑分析仪，包括数据采集模块，时钟触发模块，PCIE控制器，PCIE接口，所述数据采集模块分别与所述时钟触发模块及PCIE控制器连接，所述PCIE接口分别与所述PCIE控制器及主机接口连接；所述数据采集模块根据所述时钟触发模块输出的时钟的频率采集输入的数据，所述PCIE控制器将所述数据采集模块采集获得的数据打包，打包后的数据通过所述PCIE接口传输至主机接口。
[0007]较佳地，所述PCIE接口与主机接口之间通过总线连接。
[0008]较佳地，所述总线为PCIE x4电缆。
[0009]较佳地，所述总线为PCIE Xl电缆。
[0010]与现有技术相比，本实用新型的逻辑分析仪，由于包括PCIE控制器及PCIE接口，从而可利用PCIE的高带宽，省略逻辑分析仪内部数据存储单元，直接使用主机的内存作为主数据存储单元，相较于现有技术的逻辑分析仪上的数据存储单元其存储深度从MB级别扩充到上GB级别的水平，从而使得逻辑分析仪的存储深度达到每通道100MB以上；而且，测试的实时性大为提高，可以使软件实时显示，响应迅速，大大提高了用户的工作效率。
[0011]通过以下的描述并结合附图，本实用新型将变得更加清晰，这些附图用于解释本实用新型。
【专利附图】
【附图说明】
[0012]图1为本实用新型逻辑分析仪与主机接口连接的结构框图。
【具体实施方式】
[0013]现在参考附图描述本实用新型的实施例，附图中类似的元件标号代表类似的元件。如上所述，本实用新型提供了一种逻辑分析仪，本实用新型的逻辑分析仪利用PCIE的高带宽，省略逻辑分析仪内部数据存储单元，结构简单且节省了成本和简化设计，提高了逻辑分析仪的性能。
[0014]请参考图1，如图所示，本实用新型的逻辑分析仪包括数据采集模块，时钟触发模块，PCIE控制器，PCIE接口 ；所述数据采集模块分别与所述时钟触发模块及PCIE控制器连接，所述PCIE接口分别与所述PCIE控制器及主机接口连接，所述数据采集模块根据所述时钟触发模块输出的时钟的频率采集输入的数据dataO，所述时钟触发模块产生时钟信息，以为所述逻辑分析仪与主机通讯提供通讯频率，所述PCIE控制器将所述数据采集模块采集获得的数据打包，打包后的数据通过所述PCIE接口传输至主机接口。
[0015]且在本实用新型的优选实施方式中，所述PCIE接口与主机接口之间通过总线连接，其中，总线可为PCIE x4电缆或PCIE xl电缆。
[0016]下面结合参考图1，描述本实用新型逻辑分析仪的工作原理及工作过程。本实用新型的逻辑分析仪通过数据采集模块和时钟触发模块配合获得数据，接下来送给PCIE控制器，通过PCIE接口及PCIE电缆传送给主机接口，主机的处理器把数据从主机接口提取出来并存储至其内存里，同时主机把数据送到显示端口(图未示)显示。
[0017]逻辑分析仪的主要指标为采样率，通道数目和存储深度。由于本实用新型的逻辑分析仪没有本地存储单元，PCIE的带宽就决定采样率与通道数目，而主机的内存大小决定每个通道的存储深度。
[0018]假如本实用新型的逻辑分析仪的通道数目为32通道，采用PCIE x4的电缆连接主机，而主机的PCIE接口符合PCIE3.0协议，就是每个通道的带宽为8Gbit/s。那么PCIE3.0x4的总带宽为8G x4, PCIE3.0是采用的128/130b编码方式，数据传输率就是8x4x128/(130*8) ^ 32Gbit/s。那么在理论上，32通道的逻辑分析仪器就能提供每个通道32/32 = lGbit/s的采样率。另外，存储深度决定于内存的大小，通常计算机的内存普遍都是2G到4G，如果用IG内存作为数据存储区间，如果是32通道的话，每通道的存储深度就为1024*8/32 = 256Mbit/ch。
[0019]由于上述的带宽计算是理论值，实际带宽受到主机实际情况有折扣，为了保证本实用新型的逻辑分析仪能够稳定工作，在本实用新型中，在逻辑分析仪软件启动时对与主机接口连接的逻辑分析仪进行速度测试，即读取逻辑分析仪内部PCIE控制器含有的收发缓存区，以获得当前平台的具体传输效率。如果传输效率只有理论值得80%，那要么用户设置的通道数就不能达到最大，或者用户设置的采样率就不能设置到最大。这些限制都会在软件启动的界面预先告知，或者在用户具体设置的时候告知。
[0020]另外，本实用新型的逻辑分析仪的供电方式可以选择外供电或者PCIE线缆供电；且PCIE接口与主机接口之间连接的总线依照性能选择PCIE xl或者是PCIE x4线缆，软件及性能完全一样。
[0021]以上结合最佳实施例对本实用新型进行了描述，但本实用新型并不局限于以上揭示的实施例，而应当涵盖各种根据本实用新型的本质进行的修改、等效组合。
【权利要求】
1.一种逻辑分析仪，其特征在于，包括数据采集模块，时钟触发模块，PCIE控制器，PCIE接口 ；所述数据采集模块分别与所述时钟触发模块及PCIE控制器连接，所述PCIE接口分别与所述PCIE控制器及主机接口连接，所述数据采集模块根据所述时钟触发模块输出的时钟的频率采集输入的数据，所述PCIE控制器将所述数据采集模块采集获得的数据打包,打包后的数据通过所述PCIE接口传输至主机接口。
2.如权利要求1所述的逻辑分析仪，其特征在于，所述PCIE接口与主机接口之间通过总线连接。
3.如权利要求2所述的逻辑分析仪，其特征在于，所述总线为PCIEx4电缆。
4.如权利要求2所述的逻辑分析仪，其特征在于，所述总线为PCIEXl电缆。
【文档编号】G06F13/38GK204009879SQ201420410283
【公开日】2014年12月10日 申请日期:2014年7月23日 优先权日:2014年7月23日
【发明者】唐剑 申请人:四川和芯微电子股份有限公司