杂波信号滤除电路的制作方法

本发明涉及一种杂波信号滤除电路。

背景技术：

中央处理器（central processing unit）是计算机系统的核心，是计算机重要的部件，因此中央处理器的时钟控制信号对于确保电脑正常运行起着至关重要的作用。传统的中央处理器接收到的时钟控制信号容易受到杂波信号的干扰，从而造成中央处理器的信号误判，导致中央处理器无法在正常的时钟频率下工作。

技术实现要素：

鉴于以上内容，有必要提供一种在中央处理器传输信号时可滤除时钟控制信号中的杂波信号的杂波信号滤除电路。

一种杂波信号滤除电路，包括一第一控制电路和一第二控制电路，所述第一控制电路包括一第一控制端及一第一输出端，所述第二控制电路包括一第二控制端及一第二输出端，所述第一控制端接收一第一电压信号，所述第一输出端电性连接第二控制端，所述第二控制端电性连接一电源以接收一高电位的第二电压信号，所述第二输出端电性连接一中央处理器的时钟控制信号输入端，所述第一控制电路侦测所述中央处理器接收到的时钟控制信号，并在时钟控制信号中有杂波信号时所述第一控制端接收到低电位的第一电压信号，所述第二输出端接地从而将时钟控制信号中的杂波信号滤除。

与现有技术相比，在上述杂波信号滤除电路中，当中央处理器的时钟控制信号中有杂波信号时所述第一控制端接收到低电位的第一电压信号，所述第二输出端接地从而将时钟控制信号中的杂波信号滤除。

附图说明

图1是本发明杂波信号滤除电路的一实施例的框图。

图2是图1中杂波信号滤除电路的电路图。

主要元件符号说明

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

请参阅图1，在本发明的一较佳实施方式中，一杂波信号滤除电路包括一第一控制电路10和一第二控制电路20。所述第一控制电路10包括一第一控制端11及一第一输出端12。所述第二控制电路20包括一第二控制端21及一第二输出端22。所述第一控制端11接收一第一电压信号，所述第一输出端12电性连接第二控制端21。所述第二控制端21接收一高电位的第二电压信号，所述第二输出端22电性连接一中央处理器30的时钟控制信号输入端31。所述第一控制电路10侦测所述中央处理器30接收到的时钟控制信号，并在时钟控制信号中有杂波信号时所述第一控制端11接收到低电位的第一电压信号。所述第二输出端22接地从而将时钟控制信号中的杂波信号滤除。

请参阅图2，所述第一控制电路10包括一第一开关T1和一第一电阻R1。所述第一开关T1包括一第一端、一第二端及一第三端。所述第一开关T1的第一端经由第一电阻R1作为所述第一控制端11接收第一电压信号。所述第一开关T1的第二端接地。所述第一开关T1的第三端作为所述第一输出端12。其中，所述第一开关T1为NPN型三极管，所述第一开关T1的第一端、第二端及第三端分别为基极、发射极和集电极。

所述第二控制电路20包括一第二开关T2、一第二电阻R2及一第三电阻R3。所述第二开关T2包括一第一端、一第二端及一第三端。所述第二开关T2的第一端电性连接所述第一开关T1的第三端。所述第二开关T2的第一端还经由第二电阻R2作为所述第二控制端21接收高电位的第二电压信号。所述第二开关T2的第二端接地。所述第二开关T2的第三端经由第三电阻R3作为所述第二输出端22电性连接中央处理器30的时钟控制信号输入端31。

其中，所述第二开关T2为NPN型三极管，所述第二开关T2的第一端、第二端及第三端分别为基极、发射极和集电极，所述第二电压信号为+3.3伏。

当所述第一控制电路10侦测到中央处理器30的时钟控制信号中有杂波信号时，所述第一开关T1的栅极经由第一电阻R1接收到低电位的第一电压信号。所述第一开关T1截止。所述第二开关T2的第一端经由所述第二电阻R2接收高电位的第二电压信号。所述第二开关T2导通。此时时钟控制信号中的正常信号始终处于低电位，而时钟控制信号中的杂波信号始终处于高电位。高电位的杂波信号经由所述第二开关T2的第二端导地，从而有效的滤除了时钟控制信号中的杂波信号。