差分电路及其参数化单元的生成方法及生成系统与流程

本发明涉及集成电路设计领域，特别属于集成电路设计自动化领域，具体涉及一种差分电路参数化单元的生成方法及生成系统，以及一种差分电路的生成方法及生成系统。

背景技术：

差分电路是模拟电路中比较通用的电路结构，在运算放大器和比较器等模拟电路的输入级都会采用差分电路结构。如图1所示，现有技术中差分电路的生成方法包括：S01：由电路设计者设计差分电路中各器件的尺寸，绘制差分电路的原理图；S02：依靠该差分电路的原理图进行电路功能仿真，确定差分电路中各器件尺寸；S03：对差分电路中各器件进行拆分并检查拆分后的器件是否满足电路设计规则的参数要求，若拆分后的器件满足要求，则进行后续步骤；若拆分后的器件不满足要求则返回步骤S02；S04：由版图设计者手工依据所述差分电路的原理图绘制版图；S05：对绘制的版图进行设计规则检查；S06：若绘制的版图不满足版图设计规则，则需要版图设计者对版图进行修改；若绘制的版图满足版图设计规则，则整个差分电路的版图的设计工作完成。

由此可见，现有技术中在生成差分电路的原理图和版图时，均采用手工绘制的方式，而在差分电路中的原理图和版图的生成过程中，需要多次检查和修改，而每层修改均采用手工修改，严重降低了差分电路的生成效率。

技术实现要素：

为解决上述技术问题，本发明实施例提供了一种差分电路参数化单元的生成方法及生成系统，以及一种差分电路的生成方法及生成系统，以克服现有技术模拟电路设计效率低下的缺陷，以提高差分电路的生成效率。

为解决上述问题，本发明实施例提供了如下技术方案：

一种差分电路参数化单元的生成方法，所述差分电路由MOS管构成，包括：

步骤1：选取差分电路样本，获取所述差分电路样本的预设参数值，所述预设参数包括：所述差分电路样本中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量；

步骤2：根据所述差分电路样本中MOS管的宽度以及MOS管栅极折叠的数量，计算MOS管中每段栅的宽度；

步骤3：根据所述差分电路样本中MOS管的数量、MOS管的长度和MOS管的宽度生成所述差分电路样本的原理图和网表；

步骤4：根据所述差分电路样本中MOS管的数量、MOS管的宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，生成所述差分电路样本的版图；

步骤5：对生成的差分电路样本的原理图、网表和版图进行对应存储，形成差分电路参数化单元模板，生成差分电路参数化单元，以集成到工艺设计包(PDK)中供电路设计者调用，利用该差分电路参数化单元生成差分电路。

优选的，步骤1还包括：步骤11：获取所述差分电路样本的预设参数值之后，判断所获取的所述差分电路样本的预设参数值是否满足预设条件，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路样本的预设参数值进行调整。

优选的，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件包括：判断所获取的所述差分电路样本中MOS管的数量是否为1或2；

当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路样本的预设参数值进行调整包括：当所获取的所述差分电路样本中MOS管的器件数量不是1或2时，则将其调整为1或2。

优选的，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件还包括：判断所获取的所述差分电路样本中MOS管的长度是否在预设长度范围内；

当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路样本的预设参数值进行调整还包括：当所获取的所述差分电路样本中所述MOS管的长度小于所述预设长度范围的最小值时，将其调整为所述预设长度范围的最小值；当所获取的所述差分电路样本中所述MOS管的长度大于所述预设长度范围的最大值时，将其调整为所述预设长度范围的最大值。

优选的，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件还包括：判断所获取的所述差分电路样本中MOS管的宽度是否在第一预设宽度范围内；

当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路样本的预设参数值进行调整还包括：当所获取的所述差分电路样本中所述MOS管的宽度小于所述第一预设宽度范围的最小值时，将其调整为所述第一预设宽度范围的最小值；当所获取的所述差分电路样本中所述MOS管的宽度大于所述第一预设宽度范围的最大值时，将其调整为所述第一预设宽度范围的最大值。

优选的，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件还包括：判断所获取的所述差分电路样本中MOS管栅极折叠的数量是否在预设数量范围内；

当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路样本的预设参数值进行调整还包括：当所获取的所述差分电路样本中所述MOS管栅极折叠的数量小于所述预设数量范围的最小值时，将其调整为所述预设数量范围的最小值；当所获取的所述差分电路样本中所述MOS管栅极折叠的数量大于所述预设数量范围的最大值时，将其调整为所述预设数量范围的最大值。

优选的，所述MOS管中每段栅的宽度的计算公式为：

其中，floor表示取整；w表示所述MOS管的宽度，nf表示MOS管栅极折叠的数量，grid表示所述差分电路样本制作工艺的最小格点。

优选的，步骤2还包括：步骤21：获得所述MOS管中每段栅的宽度之后，判断所述MOS管中每段栅的宽度是否在第二预设宽度范围内，当所述MOS管中每段栅的宽度不在第二预设宽度范围内时，对所述MOS管中每段栅的宽度进行调整。

优选的，当所述MOS管中每段栅的宽度不在第二预设宽度范围内时，对所述MOS管中每段栅的宽度进行调整包括：如果所述MOS管中每段栅的宽度小于第二预设宽度范围的最小值，则将其调整为所述第二预设宽度范围的最小值；如果所述MOS管中每段栅的宽度大于所述第二预设宽度范围的最大值，则将其调整为所述第二预设宽度范围的最大值。

优选的，步骤2中步骤21之后还包括：步骤22：根据所述MOS管中每段栅的宽度，重新计算所述MOS管的宽度，记为所述MOS管的修正宽度；

步骤3包括：根据所述差分电路样本中MOS管的数量、MOS管的长度和MOS管的修正宽度生成差分电路样本的原理图和网表；

步骤4包括：根据所述差分电路样本中MOS管的数量、MOS管的修正宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，生成差分电路样本的版图。

优选的，步骤4包括：

步骤41：根据所述差分电路样本中MOS管的数量选择所述差分电路样本的结构类型；

步骤42：根据所述差分电路样本的结构类型，确定所述差分电路样本中MOS管的栅极坐标，并选取所述栅极坐标中的一点或多点作为基准坐标点；

步骤43：根据所述基准坐标点和所述差分电路样本中MOS管的宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，确定所述MOS管中有源区、源极和漏极位置；

步骤44：根据所述基准坐标点和所述差分电路样本MOS管摆放的位置，确定所述差分电路样本中源极电极、漏极电极和栅极电极的位置；

步骤45：根据所述基准坐标点、所述源极电极、漏极电极和栅极电极的位置以及所述差分电路样本的原理图和网表，确定所述差分电路样本中各器件的电连接关系，生成所述差分电路样本的版图。

一种差分电路的生成方法，所述差分电路由MOS管构成，该生成方法包括：

步骤100：获取待形成差分电路中的预设参数值，所述预设参数包括：待形成差分电路中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量；

步骤200：根据所述待形成差分电路的预设参数值查询预设差分电路参数化单元，判断所述待形成差分电路的预设参数值是否在所述预设差分电路参数化单元中预设参数的取值范围内；

步骤300：如果所述待形成差分电路的预设参数值在所述预设差分电路参数化单元中预设参数的取值范围内，则直接调用与该预设参数值相匹配的差分电路模板；

步骤400：如果所述待形成差分电路的预设参数值不在所述预设差分电路参数化单元中预设参数的取值范围内，则对所述待形成差分电路的预设参数值进行调整，使其处于所述预设差分电路参数化单元中预设参数的取值范围内，再调用与调整后的预设参数值相匹配的差分电路模板；

其中，所述预设差分电路参数化单元为上述任一项所述的差分电路参数化单元。

一种差分电路参数化单元的生成系统，应用于上述任一项所述的差分电路参数化单元的生成方法，包括：

参数获取单元，用于选取差分电路样本，获取差分电路样本中的预设参数值，所述预设参数包括：所述差分电路样本中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量；

计算单元，用于根据所述差分电路样本中MOS管的宽度以及MOS管栅极折叠的数量，计算MOS管中每段栅的宽度；

第一生成单元，用于根据所述差分电路样本中MOS管的数量、MOS管的长度和MOS管的宽度生成所述差分电路样本的原理图和网表；

第二生成单元，用于根据所述差分电路样本中MOS管的数量、MOS管的宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，生成所述差分电路样本的版图；

存储单元，用于对生成的差分电路样本的原理图、网表和版图进行对应存储，形成差分电路参数化单元模板，生成差分电路参数化单元，以集成到工艺设计包(PDK)中供电路设计者调用，利用该差分电路参数化单元生成差分电路。

优选的，所述参数获取单元还包括：

第一参数调整单元，用于获取所述差分电路样本中的预设参数值之后，判断所获取的所述差分电路样本的预设参数值是否满足预设条件，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路样本的预设参数值进行调整。

优选的，所述计算单元还包括：

第二参数调整单元，用于在获得所述MOS管中每段栅的宽度之后，判断所述MOS管中每段栅的宽度是否在第二预设宽度范围内，当所述MOS管中每段栅的宽度不在第二预设宽度范围内时，对所述MOS管中每段栅的宽度进行调整。

优选的，所述计算单元还包括：

参数修正单元，用于根据所述MOS管中每段栅的宽度，重新计算所述MOS管的宽度，记为所述MOS管的修正宽度。

优选的，所述第二生成单元包括：

选择单元，用于根据所述差分电路样本中MOS管的数量选择所述差分电路样本的结构类型；

基准选取单元，用于根据所述差分电路样本的结构类型，确定所述差分电路样本中MOS管的栅极坐标，并选取所述栅极坐标中的一点或多点作为基准坐标点；

第一位置确定单元，用于根据所述基准坐标点和所述差分电路样本中MOS管的宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，确定所述MOS管中有源区、源极和漏极位置；

第二位置确定单元，用于根据所述基准坐标点和所述差分电路样本中MOS管摆放的位置，确定所述差分电路样本中源极电极、漏极电极和栅极电极的位置；

版图生成单元，用于根据所述基准坐标点、所述源极电极、漏极电极和栅极电极的位置以及所述差分电路样本的原理图和网表，确定所述差分电路样本中各器件的电连接关系，生成所述差分电路样本的版图。

一种差分电路的生成系统，所述差分电路由MOS管构成，该生成系统包括：

参数获取模块，用于获取待形成差分电路中的预设参数值，所述预设参数包括：待形成差分电路中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量；

查询模块，用于根据所述待形成差分电路的预设参数值查询预设差分电路参数化单元，判断所述待形成差分电路的预设参数值是否在所述预设差分电路参数化单元中预设参数的取值范围内；

调整模块，用于当所述待形成差分电路的预设参数值不在所述预设差分电路参数化单元中预设参数的取值范围内时，对所述待形成差分电路的预设参数值进行调整，使其处于所述预设差分电路参数化单元中预设参数的取值范围内；

调用模块，用于当所述待形成差分电路的预设参数值在所述预设差分电路参数化单元中预设参数的取值范围内的情况下，直接调用与该预设参数值相匹配的差分电路模板；

其中，所述预设差分电路参数化单元为上述任一项所述的差分电路参数化单元。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例所提供的差分电路参数化单元的生成方法及生成系统，可以根据选取的差分电路样本中的预设参数值，生成差分电路原理图和版图，并进行对应存储，生成差分电路参数化单元，以便于后期具体应用时可以根据获取的待形成差分电路的预设参数值，直接调用该差分电路参数化单元，生成待形成差分电路的原理图和版图，从而解决了现有技术中由于手工绘制、修改差分电路的原理图和版图而导致的生成效率低下的问题，显著提高了差分电路的生成效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中差分电路绘制方法的流程示意图；

图2为本发明一个实施例所提供的差分电路参数化单元生成方法的流程示意图；

图3为本发明一个实施例所提供的差分电路样本的原理示意图；

图4为本发明一个实施例所提供的差分电路样本中，左右对称镜像结构的示意图；

图5为本发明一个实施例所提供的差分电路样本中，四方交叉结构的示意图；

图6为本发明一个实施例所提供的差分电路样本为四方交叉结构时的，版图栅坐标基准的选取示意图；

图7为本发明一个实施例所提供的差分电路样本为四方交叉结构时，版图中源漏连接和栅连接位置的示意图；

图8为本发明一个实施例所提供的差分电路样本为四方交叉结构时，版图中各器件的连接关系示意图；

图9为本发明一个实施例所提供的差分电路样本版图绘制完成时的结构示意图；

图10为本发明一个实施例所提供的差分电路的生成方法的流程示意图；

图11为本发明一个实施例所提供的差分电路参数化单元生成系统的结构示意图；

图12为本发明一个实施例所提供的差分电路生成系统的结构图。

具体实施方式

正如背景技术部分所述，现有技术中在生成差分电路的原理图和版图时，均采用手工绘制的方式，而在差分电路中的原理图和版图的生成过程中，需要多次检查和修改，而每层修改均采用手工修改，严重降低了差分电路的生成效率。

有鉴于此，本发明实施例提供了一种差分电路参数化单元的生成方法，包括：

步骤1：选取差分电路样本，获取所述差分电路样本的预设参数值，所述预设参数包括：所述差分电路样本中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量；

步骤2：根据所述差分电路样本中MOS管的宽度以及MOS管栅极折叠的数量，计算MOS管中每段栅的宽度；

步骤3：根据所述差分电路样本中MOS管的数量、MOS管的长度和MOS管的宽度生成所述差分电路样本的原理图和网表；

步骤4：根据所述差分电路样本中MOS管的数量、MOS管的宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，生成所述差分电路样本的版图。

步骤5：对生成的差分电路样本的原理图、网表和版图进行对应存储，形成差分电路参数化单元模板，生成差分电路参数化单元，以集成到工艺设计包(PDK)中供电路设计者调用，利用该差分电路参数化单元生成差分电路。

在上述实施例的基础上，本发明实施例还提供了一种差分电路的生成方法，包括：

步骤100：获取待形成差分电路中的预设参数值，所述预设参数包括：待形成差分电路中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量；

步骤200：根据所述待形成差分电路的预设参数值查询预设差分电路参数化单元，判断所述待形成差分电路的预设参数值是否在所述预设差分电路参数化单元中预设参数的取值范围内；

步骤300：如果所述待形成差分电路的预设参数值在所述预设差分电路参数化单元中预设参数的取值范围内，则直接调用与该预设参数值相匹配的差分电路模板；

步骤400：如果所述待形成差分电路的预设参数值不在所述预设差分电路参数化单元中预设参数的取值范围内，则对所述待形成差分电路的预设参数值进行调整，使其处于所述预设差分电路参数化单元中预设参数的取值范围内，再调用与调整后的预设参数值相匹配的差分电路模板。

相应的，本发明实施例还提供了一种差分电路参数化单元的生成系统，包括：

参数获取单元，用于选取差分电路样本，获取差分电路样本中的预设参数值，所述预设参数包括：所述差分电路样本中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量；

计算单元，用于根据所述差分电路样本中MOS管的宽度以及MOS管栅极折叠的数量，计算MOS管中每段栅的宽度；

第一生成单元，用于根据所述差分电路样本中MOS管的数量、MOS管的长度和MOS管的宽度生成所述差分电路样本的原理图和网表；

第二生成单元，用于根据所述差分电路样本中MOS管的数量、MOS管的宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，生成所述差分电路样本的版图；

存储单元，用于对生成的差分电路样本的原理图、网表和版图进行对应存储，形成差分电路参数化单元模板，生成差分电路参数化单元，以集成到工艺设计包(PDK)中供电路设计者调用，利用该差分电路参数化单元生成差分电路。

在上述实施例的基础上，本发明实施例还提供了一种差分电路的生成系统，包括：

参数获取模块，用于获取待形成差分电路中的预设参数值，所述预设参数包括：待形成差分电路中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量；

查询模块，用于根据所述待形成差分电路的预设参数值查询预设差分电路参数化单元，判断所述待形成差分电路的预设参数值是否在所述预设差分电路参数化单元中预设参数的取值范围内；

调整模块，用于当所述待形成差分电路的预设参数值不在所述预设差分电路参数化单元中预设参数的取值范围内时，对所述待形成差分电路的预设参数值进行调整，使其处于所述预设差分电路参数化单元中预设参数的取值范围内；

调用模块，用于当所述待形成差分电路的预设参数值在所述预设差分电路参数化单元中预设参数的取值范围内的情况下，直接调用与该预设参数值相匹配的差分电路模板；

其中，所述预设差分电路参数化单元为上述差分电路参数化单元。

本发明实施例所提供的差分电路参数化单元的生成方法及生成系统，可以根据选取的差分电路样本中的预设参数值，生成差分电路原理图和版图，并进行对应存储，生成差分电路参数化单元，以便于后期具体应用时可以根据获取的待形成差分电路的预设参数值，直接调用该差分电路参数化单元，生成待形成差分电路的原理图和版图，从而解决了现有技术中由于手工绘制、修改差分电路的原理图和版图而导致的生成效率低下的问题，显著提高了差分电路的生成效率。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

本发明实施例提供了一种差分电路参数化单元的生成方法，所述差分电路由MOS管构成，如图2所示，该生成方法包括：

步骤1：选取差分电路样本，获取所述差分电路样本的预设参数值。在本发明的一个优选实施例中，所述预设参数包括：所述差分电路样本中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量。在本发明的其他实施例中，所述预设参数值还可以为差分电路样本的其他参数值，本发明对此并不做限定，具体视情况而定。

在上述实施例的基础上，在本发明的一个实施例中，步骤1还包括：

步骤11：获取差分电路样本中的预设参数值之后，判断所获取的所述差分电路样本的预设参数值是否满足预设条件，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路样本的预设参数值进行调整，以降低所述差分电路参数化单元生成后，利用该差分电路参数化单元生成的差分电路的版图中其各预设参数不符合设计规则等而导致所述差分电路的版图反复修改的概率，从而提高所述待差分电路版图的生成效率。

具体的，在上述实施例的基础上，在本发明的一个实施例中，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件包括：判断所获取的所述差分电路样本中MOS管的数量是否为1或2。相应的，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路的预设参数值进行调整包括：当所获取的所述差分电路样本中MOS管的器件数量不是1或2时，将其调整为1或2。具体的，在本发明的一个实施例中，当所获取的所述差分电路样本中MOS管的器件数量不是1或2时，将其调整为1或2包括：如果所述差分电路样本中MOS管的器件数量小于1，将其调整为1；如果所述差分电路样本中MOS管的器件数量大于2，将其调整为2；其余情况调整为1。

在上述任一实施例的基础上，在本发明的另一个实施例中，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件还包括：判断所获取的所述差分电路样本中MOS管的长度是否在预设长度范围内。相应的，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路的预设参数值进行调整还包括：当所获取的所述差分电路样本中所述MOS管的长度小于所述预设长度范围的最小值时，将其调整为所述预设长度范围的最小值；当所获取的所述差分电路样本中所述MOS管的长度大于所述预设长度范围的最大值时，将其调整为所述预设长度范围的最大值。

在上述任一实施例的基础上，在本发明的又一个实施例中，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件还包括：判断所获取的所述差分电路样本中MOS管的宽度是否在第一预设宽度范围内。相应的，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路的预设参数值进行调整还包括：当所获取的所述差分电路样本中所述MOS管的宽度小于所述第一预设宽度范围的最小值时，将其调整为所述第一预设宽度范围的最小值；当所获取的所述差分电路样本中所述MOS管的宽度大于所述第一预设宽度范围的最大值时，将其调整为所述第一预设宽度范围的最大值。

在上述任一实施例的基础上，在本发明的再一个实施例中，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件还包括：判断所获取的所述差分电路样本中MOS管栅极折叠的数量是否在预设数量范围内。相应的，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路的预设参数值进行调整还包括：当所获取的所述差分电路样本中所述MOS管栅极折叠的数量小于所述预设数量范围的最小值时，将其调整为所述预设数量范围的最小值；当所获取的所述差分电路样本中所述MOS管栅极折叠的数量大于所述预设数量范围的最大值时，将其调整为所述预设数量范围的最大值。

需要说明的是，在上述实施例中，所述预设长度范围、所述第一预设宽度范围以及所述预设数量范围可以根据MOS管器件几何尺寸的设计规则而定，也可以根据代工厂的具体生产工艺而定，本发明对此并不做限定，具体视情况而定。

步骤2：根据所述差分电路样本中MOS管的宽度以及MOS管栅极折叠的数量，计算MOS管中每段栅的宽度。

具体的，在本发明一个实施例中，所述MOS管中每段栅的宽度的计算公式为：

其中，floor表示取整；w表示所述MOS管的宽度，nf表示MOS管栅极折叠的数量，grid表示所述差分电路样本制作工艺的最小格点。如在本发明一个具体实施例中，所述差分电路样本的制作工艺为40nm工艺，其最小格点为0.001um(即1nm)，但本发明对此并不做限定，具体视情况而定。

由上述公式可知，本发明实施例所提供的差分电路生成方法中通过对向下取格点的整数倍得到的每段栅的宽度，从而能够使MOS管中每段栅的宽度可以满足预先设定的格点范围，以避免MOS管中每段栅的宽度违反设计规则的现象。

需要说明的是，在上述任一实施例的基础上，在本发明的一个优选实施例中，步骤2还包括：

步骤21：在获得MOS管中每段栅的宽度之后，判断所述MOS管中每段栅的宽度是否在第二预设宽度范围内，当所述MOS管中每段栅的宽度不在第二预设宽度范围内时，对所述MOS管中每段栅的宽度进行调整，以降低所述差分电路样本参数化单元生成后，利用该差分电路参数化单元生成的差分电路的版图中所述MOS管中每段栅的宽度不符合设计规则等，而导致所述差分电路版图反复修改的概率，从而进一步提高所述差分电路版图的生成效率。

在上述实施例的基础上，在本发明的一个具体实施例中，当所述MOS管中每段栅的宽度不在第二预设宽度范围内时，对所述MOS管中每段栅的宽度进行调整包括：如果所述MOS管中每段栅的宽度小于第二预设宽度范围的最小值，则将其调整为所述第二预设宽度范围的最小值；如果所述MOS管中每段栅的宽度大于所述第二预设宽度范围的最大值，则将其调整为所述第二预设宽度范围的最大值。

需要说明的是，所述第二预设宽度范围可以根据MOS管器件几何尺寸的设计规则而定，也可以根据代工厂的具体生产工艺而定，本发明对此并不做限定，具体视情况而定。

还需要说明的是，在所述MOS管中每段栅的宽度的计算过程中，经过了取整计算，从而使得该差分电路参数化单元的生成方法中，所述MOS管中每段栅的宽度与获取的所述MOS管的宽度并不严格匹配，故在本发明的一个优选实施例中，步骤2中步骤21之后还包括：步骤22：根据所述MOS管中每段栅的宽度，重新计算所述MOS管的宽度，记为所述MOS管的修正宽度。相应的，在本发明实施例中，步骤3包括：根据所述差分电路样本中MOS管的数量、MOS管的长度和MOS管的修正宽度生成差分电路样本的原理图和网表；步骤4包括：根据所述差分电路样本中MOS管的数量、MOS管的修正宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，生成差分电路样本的版图，从而使得本发明实施例所提供的差分电路参数化单元生成方法中，所述MOS管中每段栅的宽度与所述MOS管的宽度相匹配。

具体的，在本发明一个实施例中，所述MOS管的修正宽度的计算公式为：

w'＝fw×nf

其中，w'表示所述MOS管的修正宽度，fw表示所述MOS管中每段栅的宽度，nf表示所述MOS管中栅极折叠的数量。

由上所述可知，本发明实施例所提供的差分电路参数化单元的生成方法中，所述差分电路样本原理图与版图的生成过程中所采用的参数是严格一致的，从而可以保证所述差分电路样本中MOS管器件的参数匹配性良好，以使得利用该差分电路参数化单元生成的差分电路版图中MOS管期间的参数匹配性良好，解决了现有技术中手工绘制差分电路原理图和版图，且分别由不同设计者绘制而导致的匹配性差的问题。

步骤3：根据所述差分电路样本中MOS管的数量、MOS管的长度和MOS管的宽度生成差分电路样本的原理图和网表。优选的，在本发明一个实施例中，步骤3包括：根据所述差分电路样本中MOS管的数量、MOS管的长度和MOS管的修正宽度生成差分电路样本的原理图和网表。

具体地，在本发明的一个实施例中，所述差分电路样本原理图中的MOS符号是通过调用工艺设计包(PDK)中的MOS器件实现的，所述差分电路样本原理图中MOS管参数值依据MOS管的器件数量、MOS管长度以及MOS管修正宽度设置。如图3所示，获得所述差分电路样本中MOS管的符号、MOS管的器件数量、MOS管长度以及MOS管修正宽度后，直接生成所述差分电路样本的原理图。其中，301(M：multiplier))表示MOS管的器件数量，302(L：length))表示MOS管的长度，303(W：width)表示MOS管的修正宽度，304(NF：number)表示MOS管栅折叠的数量。

所述差分电路样本的网表通过子电路模块(.subckt)实现，所述差分电路样本网表中的MOS管参数值依据MOS管的器件数量、MOS管长度以及MOS管修正宽度设置。以所述差分电路样本包括两个N型MOS管为例，其网表如下所示：

.subckt diff_match_pair VD1VD2VG1VG2VS

MN2VD2VG2VS VS@model w＝@width l＝@length m＝@multiplier

MN1VD1VG1VS VS@model w＝@width l＝@length m＝@multiplier

.ENDS

其中，diff_match_pair表示子电路模块名；VD1、VD2、VG1、VG2和VS表示所述差分电路样本的端口；@model表示差分电路样本中MOS管器件模型名；@width@length、@multiplier分别表示差分电路样本中MOS管长度、MOS管修正宽度以及MOS管的器件数量。由于其已为本领域人员所熟知，本发明对此不再详细赘述。

步骤4：根据所述差分电路样本中MOS管的数量、MOS管的宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，生成差分电路样本的版图。优选的，在本发明一个实施例中，步骤4包括：根据所述差分电路样本中MOS管的数量、MOS管的修正宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，生成差分电路样本的版图。

在上述实施例的基础上，在本发明的一个优选实施例中，步骤4具体包括：

步骤41：根据所述差分电路样本中MOS管的数量选择所述差分电路样本的结构类型。具体的，在本发明实施例中，根据所述差分电路样本中MOS管的数量选择所述差分电路样本的结构类型包括：如果所述差分电路样本中MOS管的数量是1，则所述差分电路样本的结构类型为左右对称镜像结构，如图4所示；如果所述差分电路样本中MOS管的数量是2，则所述差分电路样本的结构类型为四方交叉结构，如图5所示。

需要说明的是，无论差分电路版图采用左右对称镜像结构还是四方交叉结构，其版图的实现方法是一致的，在此进行统一描述。下面以所述差分电路样本的结构类型为四方交叉结构为例进行说明。

步骤42：根据所述差分电路样本的结构类型，确定所述差分电路样本中MOS管的栅极坐标，并选取所述栅极坐标中的一点或多点作为基准坐标点。

需要说明的是，在本发明实施例中，所述差分电路样本的版图中各图层的坐标位置由基准坐标点、设计规则以及差分电路样本中MOS管的预设参数值决定，具体的，所述MOS管的预设参数可以包括：MOS管每段栅的宽度，栅的长度以及栅折叠的数量，但本发明对此并不做限定，具体视情况而定。

步骤43：根据所述基准坐标点和所述差分电路样本中MOS管的宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，确定所述MOS管中有源区、源极和漏极位置。

如图6所示，是本发明实施例四方交叉结构版图栅坐标基准的选取示意图。其中，(0,0)为所述差分电路样本中MOS管的栅坐标，即基准坐标点，GT为所述差分电路样本中MOS管的栅极，AA为所述差分电路样本中MOS管的有源区，A/2和B/2代表分割后的MOS管器件，fw为所述差分电路样本中MOS管的每段栅的宽度，L所述差分电路样本中MOS管的栅的长度，nf为所述差分电路样本中MOS管的栅折叠的数量。

步骤44：根据所述基准坐标点和所述差分电路样本中MOS管摆放的位置，确定所述差分电路样本中源极电极、漏极电极和栅极电极的位置。

如图7所示，是本发明实施例四方交叉结构版图中源漏连接和栅连接位置的示意图。其中，701表示所述差分电路样本中MOS管源极电极，702表示所述差分电路样本中MOS管漏极电极，703表示所述差分电路样本中MOS管栅极电极。

步骤45：根据所述基准坐标点、所述源极电极、漏极电极和栅极电极的位置以及所述差分电路样本的原理图和网表，确定所述差分电路样本中各器件的电连接关系，生成所述差分电路样本的版图，

具体的，在本发明实施例中，根据所述基准坐标点、所述源极电极、漏极电极和栅极电极的位置以及所述差分电路样本的原理图和网表，确定所述差分电路样本中各器件的电连接关系包括：根据所述基准坐标点、所述源极电极、漏极电极和栅极电极的位置以及差分电路样本原理图中各器件的连接关系，生成所述差分电路样本中各器件的电连接；根据设计规则和MOS管示意图，生成所述差分电路样本中MOS管的其他图层，如注入层等。

如图8所示，图8是本发明实施例四方交叉结构版图的连接关系示意图。其中，VD1、VD2、VG1、VG2和VS是最终引出的电路端口。

具体的，根据设计规则和MOS管示意图，生成所述差分电路样本中MOS管的其他图层包括：根据设计规则，在所述差分电路样本中MOS管周围生成肼接触和衬底接触，将所述差分电路样本包围起来。如图9所示，图9是本发明实施例所提供的差分电路样本的其他图层生成后的示意图。其中，901表示所述差分电路样本中MOS管注入层SN，902表示所述差分电路样本中的衬底接触。

需要说明的是，在本发明实施例中，所述衬底接触不仅具有防栓锁作用，还同时将差分电路与周围环境有效隔离，从而防止了周围噪声对差分电路输入匹配性的影响，提高了所述差分电路样本的匹配性。

步骤5：对生成的差分电路样本的原理图、网表和版图进行对应存储，形成差分电路参数化单元模板，生成差分电路参数化单元，以集成到工艺设计包(PDK)中供电路设计者调用，利用该差分电路参数化单元生成差分电路。

具体地，将所述差分电路参数化单元集成到包括二极管、三极管、MOS管、电阻以及电容等参数化单元(PCell)的工艺设计包中。工艺设计包的使用方法是模拟电路版图的传统方法，所以本发明提供的方法极易被电路设计者和版图设计者接受和掌握。电路设计者和版图设计者可以调用工艺设计包中的差分电路参数化单元，根据设计需要填写相应的参数值，快速高匹配的实现差分电路。

相应的，本发明实施例还提供了一种基于上述任一实施例所提供的差分电路参数化单元生成方法的差分电路生成方法，所述差分电路由MOS管构成，如图10所示，该差分电路生成方法包括：

步骤100：获取待形成差分电路中的预设参数值，所述预设参数包括：待形成差分电路中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量；

步骤200：根据所述待形成差分电路的预设参数值查询预设差分电路参数化单元，判断所述待形成差分电路的预设参数值是否在所述预设差分电路参数化单元中预设参数的取值范围内；

步骤300：如果所述待形成差分电路的预设参数值在所述预设差分电路参数化单元中预设参数的取值范围内，则直接调用与该预设参数值相匹配的差分电路模板；

步骤400：如果所述待形成差分电路的预设参数值不在所述预设差分电路参数化单元中预设参数的取值范围内，则对所述待形成差分电路的预设参数值进行调整，使其处于所述预设差分电路参数化单元中预设参数的取值范围内，再调用与调整后的预设参数值相匹配的差分电路模板。

由上所述可知，本发明实施例所提供的差分电路参数化单元的生成方法，可以根据选取的差分电路样本中的预设参数值，生成差分电路原理图和版图，并进行对应存储，生成差分电路参数化单元，以便于后期具体应用时可以根据获取的待形成差分电路的预设参数值，直接调用该差分电路参数化单元，生成待形成差分电路的原理图和版图，从而解决了现有技术中由于手工绘制、修改差分电路的原理图和版图而导致的生成效率低下的问题，显著提高了差分电路的生成效率。

而且，本发明实施例所提供的差分电路参数化单元的生成方法中，在生成所述差分电路样本的原理图和版图之前，对所述差分电路样本中各参数值是否满足预设条件进行了判断，当其满足预设条件时再生成所述差分电路样本的原理图和版图，当其不满足预设条件时，对所述差分电路样本中的各参数值进行调整，直至对所述差分电路样本中的各参数值满足预设条件时再生成所述差分电路样本的原理图和版图，而在调用该差分电路参数化单元生成差分电路时，也对所获取的待形成差分电路的预设参数值进行了判断，直至其预设参数值在所述差分电路参数化单元的预设参数的取值范围内时，才调用该差分电路参数化单元生成待形成差分电路的版图，从而降低了所述待形成差分电路生成后进行仿真、检查时进行修改的概率，节省了大量的时间和工作量，从而进一步提高了所述差分电路的生成效率。

此外，本发明实施例提供的差分电路参数化单元的生成方法中，所述差分电路样本原理图和版图生成所依据的MOS管长度、MOS管器件数量完全一致，而MOS管修正宽度的引入，使得MOS管修正宽度与MOS管每段栅的宽度经过计算后完全吻合，从而使得利用该差分电路参数化单元生成的差分电路的原理图和版图中，所述待形成的差分电路原理图和版图中不同MOS管参数之间的匹配性较好，解决了现有技术中差分电路原理图和版图中不同MOS管参数的匹配性问题，提高了整个差分电路的匹配性，同时提高了所述差分电路应用的芯片的良品率和性能。

此外，本发明实施例还提供了一种差分电路参数化单元的生成系统，所述差分电路由MOS管构成，如图11所示，所述生成系统包括：

参数获取单元1101，用于选取差分电路样本，获取差分电路样本中的预设参数值。在本发明的一个优选实施例中，所述差分电路样本的预设参数包括：差分电路样本中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量。在本发明的其他实施例中，所述预设参数值还可以为差分电路样本的其他参数值，本发明对此并不做限定，具体视情况而定。

在上述实施例的基础上，在本发明的一个实施例中，所述参数获取单元还包括：

第一参数调整单元，用于获取差分电路样本中的预设参数值之后，判断所获取的所述差分电路样本的预设参数值是否满足预设条件，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路的预设参数值进行调整，以降低所述差分电路参数化单元生成后，利用该差分电路参数化单元生成的差分电路的版图中其各预设参数不符合设计规则等而导致所述差分电路的版图反复修改的概率，从而提高所述待差分电路版图的生成效率。

具体的，在上述实施例的基础上，在本发明的一个实施例中，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件包括：判断所获取的所述差分电路样本中MOS管的数量是否为1或2。相应的，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路样本的预设参数值进行调整包括：当所获取的所述差分电路样本中MOS管的器件数量不是1或2时，将其调整为1或2。具体的，在本发明的一个实施例中，当所获取的所述差分电路样本中MOS管的器件数量不是1或2时，将其调整为1或2包括：如果所述差分电路样本中MOS管的器件数量小于1，将其调整为1；如果MOS管的器件数量大于2，将其调整为2；其余情况调整为1。

在上述任一实施例的基础上，在本发明的另一个实施例中，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件还包括：判断所获取的所述差分电路样本中MOS管的长度是否在预设长度范围内。相应的，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路样本的预设参数值进行调整还包括：当所获取的所述差分电路样本中所述MOS管的长度小于所述预设长度范围的最小值时，将其调整为所述预设长度范围的最小值；当所获取的所述差分电路样本中所述MOS管的长度大于所述预设长度范围的最大值时，将其调整为所述预设长度范围的最大值。

在上述任一实施例的基础上，在本发明的又一个实施例中，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件还包括：判断所获取的所述差分电路样本中MOS管的宽度是否在第一预设宽度范围内。相应的，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路的预设参数值进行调整还包括：当所获取的所述差分电路样本中所述MOS管的宽度小于所述第一预设宽度范围的最小值时，将其调整为所述第一预设宽度范围的最小值；当所获取的所述差分电路样本中所述MOS管的宽度大于所述第一预设宽度范围的最大值时，将其调整为所述第一预设宽度范围的最大值。

在上述任一实施例的基础上，在本发明的再一个实施例中，所述判断获取的所述差分电路样本的预设参数值是否满足预设条件还包括：判断所获取的所述差分电路样本中MOS管栅极折叠的数量是否在预设数量范围内。相应的，当所获取的所述差分电路样本的预设参数值不满足预设条件时，对所获取的所述差分电路的预设参数值进行调整还包括：当所获取的所述差分电路样本中所述MOS管栅极折叠的数量小于所述预设数量范围的最小值时，将其调整为所述预设数量范围的最小值；当所获取的所述差分电路样本中所述MOS管栅极折叠的数量大于所述预设数量范围的最大值时，将其调整为所述预设数量范围的最大值。

需要说明的是，在上述实施例中，所述预设长度范围、所述第一预设宽度范围以及所述预设数量范围可以根据MOS管器件几何尺寸的设计规则而定，也可以根据代工厂的具体生产工艺而定，本发明对此并不做限定，具体视情况而定。

计算单元1102，用于根据所述差分电路样本中MOS管的宽度以及MOS管栅极折叠的数量，计算MOS管中每段栅的宽度；

具体的，在本发明一个实施例中，所述MOS管中每段栅的宽度的计算公式为：

其中，floor表示取整；w表示所述MOS管的宽度，nf表示MOS管栅极折叠的数量，grid表示所述差分电路样本制作工艺的最小格点。如在本发明一个实施例中，所述差分电路样本的制作工艺为40nm工艺，其最小格点为0.001um(即1nm)，但本发明对此并不做限定，具体视情况而定。

由该公式可知，本发明实施例所提供的差分电路参数化单元生成系统中通过对向下取格点的整数倍得到的每段栅的宽度，从而能够使MOS管中每段栅的宽度可以满足预先设定的格点范围，以避免MOS管中每段栅的宽度违反设计规则的现象。

需要说明的是，在上述任一实施例的基础上，在本发明的一个优选实施例中，计算单元1102还包括：

第二参数调整单元，用于在获得MOS管中每段栅的宽度之后，判断所述MOS管中每段栅的宽度是否在第二预设宽度范围内，当所述MOS管中每段栅的宽度不在第二预设宽度范围内时，对所述MOS管中每段栅的宽度进行调整，以降低所述差分电路样本参数化单元生成后，利用该差分电路参数化单元生成的差分电路的版图中所述MOS管中每段栅的宽度不符合设计规则等，而导致所述差分电路版图反复修改的概率，从而进一步提高所述待差分电路版图的生成效率。

在上述实施例的基础上，在本发明的一个具体实施例中，当所述MOS管中每段栅的宽度不在第二预设宽度范围内时，对所述MOS管中每段栅的宽度进行调整包括：如果所述MOS管中每段栅的宽度小于第二预设宽度范围的最小值，则将其调整为所述第二预设宽度范围的最小值；如果所述MOS管中每段栅的宽度大于所述第二预设宽度范围的最大值，则将其调整为所述第二预设宽度范围的最大值。

需要说明的是，所述第二预设宽度范围可以根据MOS管器件几何尺寸的设计规则而定，也可以根据代工厂的具体生产工艺而定，本发明对此并不做限定，具体视情况而定。

还需要说明的是，在所述MOS管中每段栅的宽度的计算过程中，经过了取整计算，从而使得该差分电路参数化单元的生成系统中，所述MOS管中每段栅的宽度与获取的所述MOS管的宽度并不严格匹配，故在本发明的一个优选实施例中，计算单元1102中的第二参数调整单元之后还包括：

参数修正单元，用于根据所述MOS管中每段栅的宽度，重新计算所述MOS管的宽度，记为所述MOS管的修正宽度，从而使得本发明实施例所提供的差分电路参数化单元生成系统中，所述MOS管中每段栅的宽度与所述MOS管的宽度相匹配。

具体的，在本发明一个实施例中，所述MOS管的修正宽度的计算公式为：

w'＝fw×nf

其中，w'表示所述MOS管的修正宽度，fw表示所述MOS管中每段栅的宽度，nf表示所述MOS管中栅极折叠的数量。

由上所述可知，本发明实施例所提供的差分电路参数化单元的生成系统中，所述差分电路样本原理图与版图的生成过程中所采用的参数是严格一致的，从而可以保证所述差分电路样本中MOS管器件的参数匹配性良好，以使得利用该差分电路参数化单元生成的差分电路版图中MOS管期间的参数匹配性良好，解决了现有技术中手工绘制差分电路原理图和版图，且分别由不同设计者绘制而导致的匹配性差的问题。

第一生成单元1103，用于根据所述差分电路样本中MOS管的数量、MOS管的长度和MOS管的宽度生成差分电路样本的原理图和网表。优选的，在本发明一个实施例中，所述第一生成单元1103用于根据所述差分电路样本中MOS管的数量、MOS管的长度和MOS管的修正宽度生成差分电路样本的原理图和网表。

具体地，在本发明的一个实施例中，所述差分电路样本原理图中的MOS符号是通过调用工艺设计包(PDK)中的MOS器件实现的，所述差分电路样本原理图中MOS管参数值依据MOS管的器件数量、MOS管长度以及MOS管修正宽度设置。获得所述差分电路样本中MOS管的符号、MOS管的器件数量、MOS管长度以及MOS管修正宽度后，直接生成所述差分电路样本的原理图。

所述差分电路样本的网表通过子电路模块(.subckt)实现，所述差分电路样本网表中的MOS管参数值依据MOS管的器件数量、MOS管长度以及MOS管修正宽度设置。以所述差分电路样本包括两个N型MOS管为例，其网表如下所示：

.subckt diff_match_pair VD1VD2VG1VG2VS

MN2VD2VG2VS VS@model w＝@width l＝@length m＝@multiplier

MN1VD1VG1VS VS@model w＝@width l＝@length m＝@multiplier

.ENDS

其中，diff_match_pair表示子电路模块名；VD1、VD2、VG1、VG2和VS表示所述差分电路样本的端口；@model表示差分电路样本中MOS管器件模型名；@width@length、@multiplier分别表示差分电路样本中MOS管长度、MOS管修正宽度以及MOS管的器件数量。由于其已为本领域人员所熟知，本发明对此不再详细赘述。

第二生成单元1104，用于根据所述差分电路样本中MOS管的数量、MOS管的宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，生成差分电路样本的版图。优选的，在本发明的一个实施例中，所述第二生成单元1104用于根据所述差分电路样本中MOS管的数量、MOS管的修正宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，生成差分电路样本的版图。

在上述实施例的基础上，在本发明的一个优选实施例中，所述第二生成单元1104包括：

选择单元，用于根据所述差分电路样本中MOS管的数量选择所述差分电路样本的结构类型。具体的，在本发明实施例中，根据所述差分电路样本中MOS管的数量选择所述差分电路样本的结构类型包括：如果所述差分电路样本中MOS管的数量是1，则所述差分电路样本的结构类型为左右对称镜像结构；如果所述差分电路样本中MOS管的数量是2，则所述差分电路样本的结构类型为四方交叉结构。

需要说明的是，无论差分电路版图采用左右对称镜像结构还是四方交叉结构，其版图的实现方法是一致的，在此进行统一描述。下面以所述差分电路样本的结构类型为四方交叉结构为例进行说明。

基准选取单元，用于根据所述差分电路样本的结构类型，确定所述差分电路样本中MOS管的栅极坐标，并选取所述栅极坐标中的一点或多点作为基准坐标点。

需要说明的是，在本发明实施例中，所述差分电路样本的版图中各图层的坐标位置由基准坐标点、设计规则以及差分电路样本中MOS管的参数值决定，具体的，所述MOS管的参数可以包括：MOS管每段栅的宽度，栅的长度以及栅折叠的数量，但本发明对此并不做限定，具体视情况而定。

第一位置确定单元，用于根据所述基准坐标点和所述差分电路样本中MOS管的宽度、MOS管栅极折叠的数量以及MOS管中每段栅的宽度，确定所述MOS管中有源区、源极和漏极位置。

第二位置确定单元，用于根据所述基准坐标点和所述差分电路样本中MOS管摆放的位置，确定所述差分电路样本中源极电极、漏极电极和栅极电极的位置。

版图生成单元，用于根据所述基准坐标点、所述源极电极、漏极电极和栅极电极的位置以及所述差分电路样本的原理图和网表，确定所述差分电路样本中各器件的电连接关系，生成所述差分电路样本的版图，

具体的，在本发明实施例中，根据所述基准坐标点、所述源极电极、漏极电极和栅极电极的位置以及所述差分电路样本的原理图和网表，确定所述差分电路样本中各器件的电连接关系包括：根据所述基准坐标点、所述源极电极、漏极电极和栅极电极的位置以及差分电路样本原理图中各器件的连接关系，生成所述差分电路样本中各器件的电连接；根据设计规则和MOS管示意图，生成所述差分电路样本中MOS管的其他图层，如注入层等。

具体的，根据设计规则和MOS管示意图，生成所述差分电路样本中MOS管的其他图层包括：根据设计规则，在所述差分电路样本中MOS管周围生成肼接触和衬底接触，将所述差分电路样本包围起来。需要说明的是，在本发明实施例中，所述该衬底接触不仅具有防栓锁作用，还同时将差分电路与周围环境有效隔离，从而防止了周围噪声对差分输入对匹配性的影响，提高了所述差分电路样本的匹配性。

存储单元1105，用于对生成的差分电路样本的原理图、网表和版图进行对应存储，形成差分电路参数化单元模板，生成差分电路参数化单元，以集成到工艺设计包(PDK)中供电路设计者调用，利用该差分电路参数化单元生成差分电路。

在上述实施例的基础上，在本发明实施例还提供了一种差分电路的生成系统，所述差分电路由MOS管构成，如图12所示，该生成系统包括：

参数获取模块1201，用于获取待形成差分电路中的预设参数值，所述预设参数包括：待形成差分电路中MOS管的数量、MOS管的长度、MOS管的宽度以及MOS管栅极折叠的数量；

查询模块1202，用于根据所述待形成差分电路的预设参数值查询预设差分电路参数化单元，判断所述待形成差分电路的预设参数值是否在所述预设差分电路参数化单元中预设参数的取值范围内；

调整模块1203，用于当所述待形成差分电路的预设参数值不在所述预设差分电路参数化单元中预设参数的取值范围内时，对所述待形成差分电路的预设参数值进行调整，使其处于所述预设差分电路参数化单元中预设参数的取值范围内；

调用模块1204，用于当所述待形成差分电路的预设参数值在所述预设差分电路参数化单元中预设参数的取值范围内的情况下，直接调用与该预设参数值相匹配的差分电路模板；

其中，所述预设差分电路参数化单元为上述任一实施例所提供的差分电路参数化单元。

由上所述可知，本发明实施例所提供的差分电路参数化单元的生成系统，可以根据选取的差分电路样本中的预设参数值，生成差分电路原理图和版图，并进行对应存储，生成差分电路参数化单元，以便于后期具体应用时可以根据获取的待形成差分电路的预设参数值，直接调用该差分电路参数化单元，生成待形成差分电路的原理图和版图，从而解决了现有技术中由于手工绘制、修改差分电路的原理图和版图而导致的生成效率低下的问题，显著提高了差分电路的生成效率。

而且，本发明实施例所提供的差分电路参数化单元的生成系统中，在生成所述差分电路样本的原理图和版图之前，对所述差分电路样本中各参数值是否满足预设条件进行了判断，当其满足预设条件时再生成所述差分电路样本的原理图和版图，当其不满足预设时间时，对所述差分电路样本中的各参数值进行调整，直至对所述差分电路样本中的各参数值满足预设条件时再生成所述差分电路样本的原理图和版图，而在调用该差分电路参数化单元生成差分电路时，也对所获取的待形成差分电路的预设参数值进行了判断，直至其预设参数值在所述差分电路参数化单元的预设参数的取值范围内时，才调用该差分电路参数化单元生成待形成差分电路的版图，从而降低了所述待形成差分电路生成后进行仿真、检查时进行修改的概率，节省了大量的时间和工作量，从而进一步提高了所述差分电路的生成效率。

此外，本发明实施例提供的差分电路参数化单元的生成系统中，所述差分电路样本原理图和版图生成所依据的MOS管长度、MOS管器件数量完全一致，而MOS管修正宽度的引入，使得MOS管修正宽度与MOS管每段栅的宽度经过计算后完全吻合，从而使得利用该差分电路参数化单元生成的差分电路的原理图和版图中，所述待形成的差分电路原理图和版图中不同MOS管参数之间的匹配性较好，解决了现有技术中差分电路原理图和版图中不同MOS管参数的匹配性问题，提高了整个差分电路的匹配性，同时提高了所述差分电路应用的芯片的良品率和性能。

对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。