1.一种用来发现在半导体元件的芯片设计布局中的未知问题电路图案的系统，其特征在于，该系统包括：
由配置一储存装置所构成的一关键特征资料库，所述的关键特征资料库具有储存在该储存装置中的至少一个关键特征数据库，各个该关键特征数据库包括从该芯片设计布局中所撷取出的多个已知问题电路图案，各个该问题电路图案中具有从已制造的半导体元件上测得的相关实体数据以及基于该芯片设计布局所产生的仿真数据；
一统计模型创建器，与该关键特征资料库介接，并且根据基于该相关实体数据与该仿真数据或设计数据之间的偏差的一目标规格创建基于所述已知问题电路图案的至少一统计模型，该至少一统计模型被储存在具有所述已知问题电路图案的对应关键特征数据库中；以及
一基于统计模型的预测器，与该关键特征资料库介接，用于接收多个候选电路图案，并且根据该至少一统计模型预测并且将各个所述候选电路图案分别标记为有问题或没有问题的电路图案；
其中，如果被标记为有问题的该候选电路图案与对应的该关键特征数据库中的任何一个所述已知问题电路图案皆不相符，该基于统计模型的预测器进一步将各个被标记为有问题的该候选电路图案储存在对应的该关键特征数据库中。
2.根据权利要求1的系统，其特征在于，该统计模型创建器撷取出与各个所述已知问题电路图案相关的一组特征并且基于该组特征创建该至少一统计模型，该基于统计模型的预测器将与各个所述候选电路图案相关的该组特征撷取出来，并且基于从该候选电路图案所撷取出来的该组特征预测各个所述候选电路图案是否为有问题的电路图案。
3.根据权利要求2的系统，其特征在于，与各个所述已知问题电路图案或者各个所述候选电路图案相关的该组特征包括从该芯片设计布局中的一个以上的相关电路图案所撷取的特征。
4.根据权利要求3的系统，其特征在于，在该芯片设计布局中的该一个以上的相关电路图案，包括具有与相关的该已知问题电路图案不同尺寸的至 少一个相关电路图案。
5.根据权利要求3的系统，其特征在于，在该芯片设计布局中的该一个以上的相关电路图案，包括相关的该已知问题电路图案所属的当层的一个下层的至少一相关电路图案。
6.根据权利要求3的系统，其特征在于，该统计模型创建器创建的一个以上的统计模型，为由数个不同组的特征所产生的数个统计模型。
7.根据权利要求1的系统，其特征在于，该统计模型创建器创建的一个以上的统计模型，为由数个不同的统计模型算法所产生的数个统计模型。
8.根据权利要求1的系统，其特征在于，该相关实体数据与该仿真数据或设计数据之间的偏差，为针对一关键尺寸的实体测量值与仿真数据或设计数据之间的偏差。
9.根据权利要求1的系统，其特征在于，该相关实体数据与该仿真数据或设计数据之间的偏差，为针对一边缘设置误差的实体测量值与仿真数据或设计数据之间的偏差。
10.根据权利要求1的系统，其特征在于，该相关实体数据与该仿真数据或设计数据之间的偏差，为针对一角圆化的实体测量值与仿真数据或设计数据之间的偏差。
11.一种用来发现在半导体元件的芯片设计布局中的未知问题电路图案的方法，其特征在于，该方法包括：
准备一关键特征资料库，该关键特征资料库包括具有从该芯片设计布局所撷取出来的多个已知问题电路图案的至少一关键特征数据库，各个该问题电路图案具有从已制造的半导体元件上测得的相关实体数据以及基于该芯片设计布局所产生的仿真数据；
根据基于该相关实体数据与该仿真数据或设计数据之间的偏差的一目标规格创建基于所述已知问题电路图案的至少一统计模型，该至少一统计模型被储存在具有所述已知问题电路图案的对应关键特征数据库中；
产生多个候选电路图案；
根据该至少一统计模型预测并且将各个所述候选电路图案分别标记为有问题或没有问题的电路图案；
将被标记为有问题的各个该候选电路图案与所述已知问题电路图案进行 比较；以及
如果被标记为有问题的该候选电路图案与对应的该关键特征数据库中的任何一个所述已知问题电路图案皆不相符，将各个被标记为有问题的该候选电路图案储存在对应的该关键特征数据库中，并且将该候选电路图案从进一步的预测步骤中移除。
12.根据权利要求11的方法，其特征在于，在创建该至少一统计模型的步骤中，撷取出与各个所述已知问题电路图案相关的一组特征并且基于该组特征创建该至少一统计模型，并且，在预测并且将各个所述候选电路图案分别标记为有问题或没有问题的电路图案的步骤中撷取出与各个所述候选电路图案相关的该组特征。
13.根据权利要求12的方法，其特征在于，与各个所述已知电路图案或者各个所述候选电路图案相关的该组特征，包括从该芯片设计布局中的一个以上的相关电路图案所撷取出的特征。
14.根据权利要求13的方法，其特征在于，在该芯片设计布局中的该一个以上的相关电路图案，包括具有与相关的该已知问题电路图案不同尺寸的至少一个相关电路图案。
15.根据权利要求13的方法，其特征在于，在该芯片设计布局中的该一个以上的相关电路图案，包括相关的该已知问题电路图案所属的当层的一个下层的至少一相关电路图案。
16.根据权利要求13的方法，其特征在于，创建一个以上的统计模型，利用数个不同组的特征所产生的数个统计模型。
17.根据权利要求11的方法，其特征在于，创建一个以上的统计模型，利用数个不同的统计模型算法所产生的数个统计模型。
18.根据权利要求11的方法，其特征在于，该相关实体数据与该仿真数据或设计数据之间的偏差，为针对一关键尺寸的实体测量值与仿真数据或设计数据之间的偏差。
19.根据权利要求11的方法，其特征在于，该相关实体数据与该仿真数据或设计数据之间的偏差，为针对一边缘设置误差的实体测量值与仿真数据或设计数据之间的偏差。
20.根据权利要求11的方法，其特征在于，该相关实体数据与该仿真数 据或设计数据之间的偏差，为针对一角圆化的实体测量值与仿真数据或设计数据之间的偏差。
21.根据权利要求11的方法，其特征在于，所述候选电路图案藉由将该芯片设计布局划分为多个小区块所产生，各个所述小区块为一个该候选电路图案。
22.根据权利要求11的方法，其特征在于，所述候选电路图案由一随机布局产生器所产生。
23.根据权利要求11的方法，其特征在于，所述候选电路图案藉由撷取已在该芯片设计布局中被修改过的电路图案所产生。
24.根据权利要求11的方法，其特征在于，所述候选电路图案藉由从该芯片设计布局的重要点位置撷取设计剪辑所产生，所述重要点位置藉由在该芯片设计布局上实施具有严格设定的微影制程检测所判定。
25.根据权利要求24的方法，其特征在于，所述的微影制程检测包括具有延伸制程窗口设定的认证。
26.根据权利要求11的方法，其特征在于，所述候选电路图案藉由从该芯片设计布局的一修改版本的重要点位置撷取设计剪辑所产生，所述重要点位置藉由在该芯片设计布局的该修改版本上实施具有严格设定以及延伸制程窗口设定的微影制程检测所判定。
27.根据权利要求11的方法，其特征在于，所述候选电路图案藉由从该芯片设计布局的缺陷位置撷取设计剪辑所产生，所述缺陷位置为利用一强烈敏感度设定对已制造的该半导体元件上的一晶圆进行检测所测得。
28.根据权利要求11的方法，其特征在于，该晶圆为具有集中曝光矩阵的晶圆。