1.一种仿真系统，其特征在于，包括：主机模块、开发板模块和分别与所述主机模块和所述开发板模块相连的物理通道连接模块，其中，
所述主机模块用于根据接收的用户待测试设计生成配置文件，以及根据接收的测试参数产生测试激励数据，并分别发送所述配置文件和所述测试激励数据至所述物理通道连接模块，以及从所述物理通道连接模块获取仿真波形数据，并显示所述仿真波形数据对应的仿真波形；
所述物理通道连接模块用于传输所述配置文件、所述测试激励数据和所述仿真波形数据；
所述开发板模块包括FPGA，所述开发板模块用于根据所述配置文件对所述FPGA进行配置，并根据所述测试激励数据测试待测试电路模块以生成所述仿真波形数据，并发送所述仿真波形数据至所述物理通道连接模块；所述待测试电路模块为所述用户待测试设计在所述FPGA中映射的电路模块。
2.根据权利要求1所述的仿真系统，其特征在于，所述主机模块包括：配置文件生成子模块、激励生成子模块、波形回读功能子模块、仿真调试子模块、缓存空间和底层驱动子模块，其中，
所述配置文件生成子模块与所述物理通道连接模块相连，所述配置文件生成子模块用于接收所述用户待测试设计，将所述用户待测试设计封装成SCE-MI协议接口用户待测试设计，并根据所述SCE-MI协议接口用户待测试设计生成所述配置文件，发送所述配置文件至所述物理通道连接模块；
所述激励生成子模块与所述缓存空间相连，所述激励生成子模块用于接收所述测试参数，根据所述测试参数产生所述测试激励数据，并将所述测试激励数据存储至所述缓存空间；
所述底层驱动子模块分别与所述缓存空间和所述物理通道连接模块双向互联，所述底层驱动子模块用于将所述测试激励数据发送至所述物理通道连接模块，以及将所述物理通道连接模块传输的所述仿真波形数据存储至所述缓存空间；
所述波形回读功能子模块与所述缓存空间相连，所述波形回读功能子模块用于从所述缓存空间获取所述仿真波形数据，并调用所述仿真调试子模块显示所述仿真波形数据对应的仿真波形。
3.根据权利要求2所述的仿真系统，其特征在于，所述主机模块还包括RTL代码转换子模块和综合布局布线子模块，所述配置文件生成子模块包括：
Dut输入接口，所述Dut输入接口用于接收所述用户待测试设计；
Dut端口解析单元，所述Dut端口解析单元用于对所述用户待测试设计进行解析；
SCE-MI协议接口封装单元，所述SCE-MI协议接口封装单元用于将解析后的用户待测试设计封装成所述SCE-MI协议接口用户待测试设计；
RTL生成单元，所述RTL生成单元用于调用所述RTL代码转换子模块，以根据所述SCE-MI协议接口用户待测试设计生成RTL底层代码文件；
配置文件生成单元，所述配置文件生成单元与所述物理通道连接模块相连，所述配置文件生成单元用于调用所述综合布局布线子模块，以根据所述RTL底层代码文件生成所述配置文件，以及发送所述配置文件至所述物理通道连接模块。
4.根据权利要求2所述的仿真系统，其特征在于，所述激励生成子模块包括：应用程序接口、用户TB编程接口和激励产生单元，其中，
所述应用程序接口用于提供至少一个功能函数；
所述用户TB编程接口用于接收所述测试参数和调用所述应用程序接口，以产生所述测试激励数据；
所述激励产生单元与所述缓存空间相连，所述激励产生单元用于将所述测试激励数据和对应的Scemi_channel通道ID进行打包封装，并存储至所述缓存空间。
5.根据权利要求2所述的仿真系统，其特征在于，所述波形回读功能子模块包括：
回读单元，所述回读单元与所述缓存空间相连，所述回读单元用于从所述缓存空间获取所述仿真波形数据；
波形文件生成单元，所述波形文件生成单元用于根据所述仿真波形数据生成波形文件，并调用所述仿真调试子模块，以根据所述波形文件显示对应的所述仿真波形。
6.根据权利要求4所述的仿真系统，其特征在于，所述物理通道连接模块包括：
JTAG连接电路，所述JTAG连接电路分别与所述配置文件生成子模块和所述开发板模块相连，所述JTAG连接电路用于传输所述配置文件至所述开发板模块；
PCIE连接电路，所述PCIE连接电路分别与所述底层驱动子模块和所述开发板模块双向互联，当所述底层驱动子模块将封装后的测试激励数据发送至所述PCIE连接电路时，所述PCIE连接电路传输所述封装后的测试激励数据至所述开发板模块，以及当所述开发板模块发送所述仿真波形数据至所述PCIE连接电路时，所述PCIE连接电路传输所述仿真波形数据至所述底层驱动子模块；
TCP连接电路，所述TCP连接电路分别与所述底层驱动子模块和所述开发板模块双向互联，当所述底层驱动子模块将所述封装后的测试激励数据发送至所述TCP连接电路时，所述TCP连接电路传输所述封装后的测试激励数据至所述开发板模块，以及当所述开发板模块发送所述仿真波形数据至所述TCP连接电路时，所述TCP连接电路传输所述仿真波形数据至所述底层驱动子模块。
7.根据权利要求6所述的仿真系统，其特征在于，所述开发板模块包括：JTAG接口子模块、第一IO插座、第二IO插座和所述FPGA，其中，
所述JTAG接口子模块分别与所述JTAG连接电路和所述FPGA相连，所述JTAG接口子模块用于根据所述配置文件对所述FPGA进行配置；
所述第一IO插座分别与所述PCIE连接电路和所述FPGA双向互联；
所述第二IO插座分别与所述TCP连接电路和所述FPGA双向互联；
所述FPGA用于根据所述封装后的测试激励数据测试所述待测试电路模块以生成所述仿真波形数据，并发送所述仿真波形数据至所述第一IO插座或所述第二IO插座。
8.根据权利要求7所述的仿真系统，其特征在于，所述FPGA包括：可选PCIE通道、可选TCP通道、NoC单元、多个Scemi_channel通道、Transactor单元、波形回读功能模块和所述待测试电路模块，其中，
所述可选PCIE通道与所述第一IO插座双向互联，所述可选PCIE通道用于传输所述封装后的测试激励数据、所述仿真波形数据；
所述可选TCP通道与所述第二IO插座双向互联，所述可选TCP通道用于传输所述封装后的测试激励数据、所述仿真波形数据；
所述NoC单元分别与每个所述Scemi_channel通道、所述可选PCIE通道和所述可选TCP通道双向互联，所述NoC单元用于为所述测试激励数据提供路由通道，并根据所述Scemi_channel通道ID选择Scemi_channel通道，以及为所述仿真波形数据提供回读路由通道，并传输所述仿真波形数据至所述可选PCIE通道或所述可选TCP通道；所述选择的Scemi_channel通道传输所述测试激励数据；
所述Transactor单元分别与每个所述Scemi_channel通道和所述待测试电路模块双向互联，且所述Transactor单元与所述波形回读功能模块相连，所述Transactor单元用于对所述测试激励数据进行重组，并发送至所述待测试电路模块，以及从所述波形回读功能模块获取所述仿真波形数据，以及根据所述仿真波形数据对应的回读Scemi_channel通道ID选择回读Scemi_channel通道；所述选择的回读Scemi_channel通道传输所述仿真波形数据；
所述待测试电路模块用于根据重组后的测试激励数据生成所述仿真波形数据；
所述波形回读功能模块用于获取所述待测试电路模块生成的仿真波形数据，并将所述仿真波形数据和所述回读Scemi_channel通道ID进行打包封装。
9.根据权利要求8所述的仿真系统，其特征在于，所述NoC单元具有树形路由结构。
10.根据权利要求8所述的仿真系统，其特征在于，所述波形回读功能模块包括ICAP接口或者SelectMAP接口，所述ICAP接口或者所述SelectMAP接口获取所述波形回读数据。