一种阵列基板、显示面板及其驱动方法和显示装置与流程

本发明涉及显示设备技术领域，更具体地说，涉及一种阵列基板、显示面板及其驱动方法和显示装置。

背景技术：

参考图1，图1为现有的一种自容式触控显示面板中阵列基板的平面结构示意图，该阵列基板包括多条栅极线10、多个数据线组11、多个呈阵列式排布的像素单元12和多个触控电极13。其中，每个数据线组11又包括三个数据线单元11a、11b和11c，每个数据线单元又包括邻近设置在像素单元12之间的同一列间隙内的第一数据线110和第二数据线111，每个触控电极13都通过一条触控引线130与触控驱动电路连接，该触控驱动电路用于向触控电极13输入触控信号，进行触控位置的检测。并且，为了避免数据线中的信号对触控引线130中的触控信号造成干扰，将触控引线130单独设置在像素单元12之间的一个列间隙内。

如图1所示，该阵列基板还包括多个复用电路组A，每个复用电路组A又包括第一复用电路单元A1和第二复用电路单元A2，每个复用电路单元又包括三个开关K1至K3，第一复用电路单元A1中的开关K1与数据线单元11a中的第一数据线110相连、开关K2与数据线单元11b中的第一数据线110相连、开关K3与数据线单元11c中的第一数据线110相连，第二复用电路单元A2中的开关K1与数据线单元11a中的第二数据线111相连、开关K2与数据线单元11b中的第二数据线111相连、开关K3与数据线单元11c中的第二数据线111相连。

为了避免邻近设置的第一数据线110和第二数据线111中极性相反的信号之间相互干扰、引发额外的功耗，该自容式触控显示面板采用两列反转的驱动方式进行驱动，如图2所示，图2为图1所示的阵列基板的信号时序图，集成电路单元14在一帧扫描时间的第一时段T10向所有复用电路单元的开关K1提供正极性信号+TX，控制线CK1控制所有开关K1导通，使正极性信号+TX传输至数据线单元11a中的第一数据线110和第二数据线111；集成电路单元14在一帧扫描时间的第二时段T11向所有复用电路单元的开关K2提供负极性信号-TX，控制线CK2控制所有开关K2导通，使负极性信号-TX传输至数据线单元11b中的第一数据线110和第二数据线111；集成电路单元14在一帧扫描时间的第三时段T12向所有复用电路单元的开关K3提供正极性信号+TX，控制线CK3控制所有开关K3导通，使正极性信号+TX传输至数据线单元11c中的第一数据线110和第二数据线111。但是，由于在一帧扫描时间内，集成电路单元14向同一复用电路单元提供信号的过程中需进行两次正负极性信号的切换，因此，导致集成电路单元14的信号极性切换频率较高，进而导致触控显示面板的功耗较高。

技术实现要素：

有鉴于此，本发明提供了一种阵列基板、显示面板及其驱动方法和显示装置，以解决现有技术中集成电路单元的信号极性切换频率较高的问题。

为实现上述目的，本发明提供如下技术方案：

一种阵列基板，包括：

沿第一方向依次排列的多个数据线组，每个所述数据线组包括沿所述第一方向依次排列的第1数据线单元至第n数据单元，每个所述数据线单元包括沿所述第一方向依次排列的第一数据线、第二数据线、第三数据线和第四数据线；

沿所述第一方向依次排列的多个复用电路组，每个所述复用电路组都包括沿所述第一方向依次排列的第一复用电路单元、第二复用电路单元、第三复用电路单元和第四复用电路单元，所述第一复用电路单元、第二复用电路单元、第三复用电路单元和第四复用电路单元都包括沿所述第一方向依次排列的第1开关单元至第n开关单元；其中，每个所述数据线组中的第i数据线单元的第一数据线、第二数据线、第三数据线和第四数据线分别与对应的所述复用电路组中的第一复用电路单元、第二复用电路单元、第三复用电路单元、第四复用电路单元的第i开关单元一一对应电连接；

集成电路单元，所述集成电路单元与所述第i开关单元电连接，且所述集成电路单元向所述第一复用电路单元和所述第二复用电路单元的第i开关单元传输第一极性信号，向所述第三复用电路单元和所述第四复用电路单元的第i开关单元传输第二极性信号，所述第一极性和所述第二极性的极性相反；

多根控制线，所述第一复用电路单元、第二复用电路单元、第三复用电路单元和第四复用电路单元的所述第1开关单元至第n开关单元分别与不同的所述控制线电连接，且所述第一复用电路单元、第二复用电路单元、第三复用电路单元和第四复用电路单元的所述第i开关单元与同一根所述控制线电连接；

其中，n为大于1的整数；i为1至n之间的任一整数，包括端点值。

一种显示面板，包括如上所述的阵列基板。

一种显示面板的驱动方法，应用于如上所述的显示面板，包括：

向任一复用电路组的第一复用电路单元和第二复用电路单元的第i开关单元传输第一极性信号，向所述复用电路组的第三复用电路单元和第四复用电路单元的第i开关单元传输第二极性信号，并控制所述第一复用电路单元的第i开关单元将所述第一极性信号传输至对应数据线组的第i数据线单元的第一数据线、控制所述第二复用电路单元的第i开关单元将所述第一极性信号传输至所述第i数据线单元的第二数据线、控制所述第三复用电路单元的第i开关单元将所述第二极性信号传输至所述第i数据线单元的第三数据线、控制所述第四复用电路单元的第i开关单元将所述第二极性信号传输至所述第i数据线单元的第四数据线，其中，所述第一极性和所述第二极性的极性相反。

一种显示装置，包括如上所述的显示面板。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的显示装置、显示面板、阵列基板及显示面板的驱动方法，每个数据线组包括沿第一方向依次排列的第1数据线单元至第n数据单元，每个数据线单元包括沿第一方向依次排列的第一数据线、第二数据线、第三数据线和第四数据线，每个复用电路组都包括依次排列的第一复用电路单元、第二复用电路单元、第三复用电路单元和第四复用电路单元，每个数据线组中的第i数据线单元的第一数据线、第二数据线、第三数据线和第四数据线分别与对应的一个复用电路组中的第一复用电路单元、第二复用电路单元、第三复用电路单元、第四复用电路单元的第i开关单元一一对应电连接，基于此，集成电路单元在一帧扫描时间内向第一复用电路单元和第二复用电路单元的第i开关单元传输第一极性信号、向第三复用电路单元和第四复用电路单元的第i开关单元传输第二极性信号，即可实现两列反转的驱动方式。由于集成电路单元在一帧扫描时间内仅向同一复用电路单元提供一种极性的信号，因此，集成电路单元的信号极性切换频率较低，使得显示面板和显示装置的功耗较低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种自容式触控显示面板中阵列基板的平面结构示意图；

图2为图1所示的阵列基板的信号时序图；

图3为本发明实施例提供的一种阵列基板的平面结构示意图；

图4为图3所示的阵列基板的信号时序图；

图5为本发明实施例提供的另一种阵列基板的平面结构示意图；

图6为图5所示的阵列基板的信号时序图；

图7为本发明实施例提供的又一种阵列基板的平面结构示意图；

图8为图7中第一复用电路单元B1的放大图；

图9为图3所示的阵列基板的具体结构示意图；

图10为图9所示的阵列基板沿AA’切割线的剖面结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种阵列基板，如图3所示，图3为本发明实施例提供的一种阵列基板的平面结构示意图，该阵列基板包括沿第一方向X依次排列的多个数据线组S、沿依次排列的多个复用电路组B、集成电路单元20和多根控制线。需要说明的是，本实施例的附图中仅以一组数据线组S和一组复用电路组B为例进行说明，其他数据线组S和复用电路组B的连接关系与本实施例附图中示出的数据线组S和复用电路组B的连接关系相同，在此不再赘述。

本实施例中，每个数据线组S包括沿第一方向X依次排列的第1数据线单元至第n数据单元，其中，n为大于1的整数。可选的，n等于3，或者，n等于2。以n等于3为例进行说明，如图3所示，数据线组S包括沿第一方向X依次排列的第1数据线单元S1至第3数据单元S3，而每个数据线单元又包括沿第一方向X依次排列的第一数据线a、第二数据线b、第三数据线c和第四数据线d。

每个复用电路组B都包括依次排列的第一复用电路单元B1、第二复用电路单元B2、第三复用电路单元B3和第四复用电路单元B4，而每个复用电路单元又包括依次排列的第1开关单元至第n开关单元。如图3所示，每个复用电路单元包括依次排列的第1开关单元T1至第3开关单元T3。

本实施例中，每个数据线组S中数据线都与一个复用电路组B中的开关单元对应连接。其中，每个数据线组S中的第i数据线单元的第一数据线a、第二数据线b、第三数据线c和第四数据线d分别与对应的一个复用电路组B中的第一复用电路单元B1、第二复用电路单元B2、第三复用电路单元B3、第四复用电路单元B4的第i开关单元一一对应电连接。其中，i为1至n之间的任一整数，包括端点值。

具体地，如图3所示，第1数据线单元S1中的第一数据线a与第一复用电路单元B1中的第1开关单元T1电连接，第1数据线单元S1中的第二数据线b与第二复用电路单元B2的第1开关单元T1电连接，第1数据线单元S1中的第三数据线c与第三复用电路单元B3的第1开关单元T1电连接，第1数据线单元S1中的第四数据线d与第四复用电路单元B4的第1开关单元T1电连接；

第2数据线单元S2中的第一数据线a与第一复用电路单元B1中的第2开关单元T2电连接，第2数据线单元S2中的第二数据线b与第二复用电路单元B2的第2开关单元T2电连接，第2数据线单元S2中的第三数据线c与第三复用电路单元B3的第2开关单元T2电连接，第2数据线单元S2中的第四数据线d与第四复用电路单元B4的第2开关单元T2电连接；

第3数据线单元S3中的第一数据线a与第一复用电路单元B1中的第3开关单元T3电连接，第3数据线单元S3中的第二数据线b与第二复用电路单元B3的第3开关单元T3电连接，第3数据线单元S3中的第三数据线c与第三复用电路单元B3的第3开关单元T3电连接，第3数据线单元S3中的第四数据线d与第四复用电路单元B4的第3开关单元T3电连接。

本实施例中，集成电路单元20与第i开关单元电连接，且该集成电路单元20向第一复用电路单元B1和第二复用电路单元B2的第i开关单元传输第一极性信号，向第三复用电路单元B3和第四复用电路单元B4的第i开关单元传输第二极性信号，第一极性信号和第二极性信号的极性相反。

其中，在集成电路单元20的驱动过程中，需控制显示面板进行帧反转，以避免液晶分子的极化，基于此，在一帧扫描时间内，集成电路单元20输出的第一极性信号为正极性信号、第二极性信号为负极性信号；在下一帧扫描时间内，集成电路单元20输出的第一极性信号为负极性信号、第二极性信号为正极性信号。

本实施例中，第一复用电路单元B1、第二复用电路单元B2、第三复用电路单元B3和第四复用电路单元B4的第1开关单元至第n开关单元分别与不同的控制线电连接，且第一复用电路单元B1、第二复用电路单元B2、第三复用电路单元B3和第四复用电路单元B4的第i开关单元与同一根控制线电连接。

如图3所示，多个控制线包括控制线CK1至CK3，其中，第一复用电路单元B1、第二复用电路单元B2、第三复用电路单元B3和第四复用电路单元B4的第1开关单元T1都与同一根控制线CK1电连接，第一复用电路单元B1、第二复用电路单元B2、第三复用电路单元B3和第四复用电路单元B4的第2开关单元T2都与同一根控制线CK2电连接，第一复用电路单元B1、第二复用电路单元B2、第三复用电路单元B3和第四复用电路单元B4的第3开关单元T3都与同一根控制线CK3电连接。

基于图3所示的结构，参考图4，图4为图3所示的阵列基板的信号时序图，在一帧扫描时间的第一时段T10，集成电路单元20向第一复用电路单元B1和第二复用电路单元B2的第1开关单元T1传输第一极性信号+TX、向第三复用电路单元B3和第四复用电路单元B4的第1开关单元T1传输第二极性信号-TX，控制线CK1通过向所有的第1开关单元T1输入控制信号控制所有复用电路单元的第1开关单元T1导通，使第一复用电路单元B1的第1开关单元T1将第一极性信号+TX传输至第1数据线单元S1的第一数据线a、第二复用电路单元B2的第1开关单元T1将第一极性信号+TX传输至第1数据线单元S1的第二数据线b、第三复用电路单元B3的第1开关单元T1将第二极性信号-TX传输至第1数据线单元S1的第三数据线c、第四复用电路单元B4的第1开关单元T1将第二极性信号-TX传输至第1数据线单元S1的第四数据线d；

在一帧扫描时间的第二时段T11，集成电路单元20向第一复用电路单元B1和第二复用电路单元B2的第2开关单元T2传输第一极性信号+TX、向第三复用电路单元B3和第四复用电路单元B4的第2开关单元T2传输第二极性信号-TX，控制线CK2通过向所有的第2开关单元T2输入控制信号控制所有复用电路单元的第2开关单元T2导通，使第一复用电路单元B1的第2开关单元T2将第一极性信号+TX传输至第2数据线单元S2的第一数据线a、第二复用电路单元B2的第2开关单元T2将第一极性信号+TX传输至第2数据线单元S2的第二数据线b、第三复用电路单元B3的第2开关单元T2将第二极性信号-TX传输至第2数据线单元S2的第三数据线c、第四复用电路单元B4的第2开关单元T2将第二极性信号-TX传输至第2数据线单元S2的第四数据线d；

在一帧扫描时间的第三时段T12，集成电路单元20向第一复用电路单元B1和第二复用电路单元B2的第3开关单元T3传输第一极性信号+TX、向第三复用电路单元B3和第四复用电路单元B4的第3开关单元T3传输第二极性信号-TX，控制线CK3通过向所有的第3开关单元T3输入控制信号控制所有复用电路单元的第3开关单元T3导通，使第一复用电路单元B1的第3开关单元T3将集成电路单元20输出的第一极性信号+TX传输至第3数据线单元S3的第一数据线a、第二复用电路单元B2的第3开关单元T3将集成电路单元20输出的第一极性信号+TX传输至第3数据线单元S3的第二数据线b、第三复用电路单元B3的第3开关单元T3将集成电路单元20输出的第二极性信号-TX传输至第3数据线单元S3的第三数据线c、第四复用电路单元B4的第3开关单元T3将集成电路单元20输出的第二极性信号-TX传输至第3数据线单元S3的第四数据线d。

基于此，在一帧扫描时间内，第1数据线单元S1中的第一数据线a和第二数据线b传输第一极性信号+TX、第三数据线c和第四数据线d传输第二极性信号-TX，第2数据线单元S2中的第一数据线a和第二数据线b传输第一极性信号+TX、第三数据线c和第四数据线d传输第二极性信号-TX，第3数据线单元S3中的第一数据线a和第二数据线b传输第一极性信号+TX、第三数据线c和第四数据线d传输第二极性信号-TX，从而实现了两列反转的驱动方式，避免了单列反转即邻近设置的数据线中的信号极性相反，造成的信号干扰和引发额外功耗的问题。

并且，由于集成电路单元20在一帧扫描时间内仅向同一复用电路单元提供一种极性的信号，例如，在一帧扫描时间的第一时段T10、第二时段T11和第三时段T12都向第一复用电路单元B1提供第一极性信号+TX，在一帧扫描时间的第一时段T10、第二时段T11和第三时段T12都向第三复用电路单元B3提供第二极性信号-TX，因此，集成电路单元20的信号极性切换频率较低，集成电路单元20和阵列基板的功耗也较低。

需要说明的是，本实施例中的第i开关单元包括第一开关管，该第一开关管的控制端与对应的控制线相连，该第一开关管的第一端与集成电路单元20相连，该第一开关管的第二端与对应的数据线相连。

如图3所示，第一复用电路单元B1中的第1开关单元即第一开关管的控制端与控制线CK1相连、第一端与集成电路单元20的输出端S1相连、第二端与第1数据线单元S1中的第一数据线a相连，第一复用电路单元B1中的第2开关单元即第一开关管的控制端与控制线CK2相连、第一端与集成电路单元20的输出端S1相连、第二端与第2数据线单元S2中的第一数据线a相连，第一复用电路单元B1中的第3开关单元即第一开关管的控制端与控制线CK3相连、第一端与集成电路单元20的输出端S1相连、第二端与第3数据线单元S3中的第一数据线a相连。

其中，同一复用电路单元中的第一开关管的第一端与集成电路单元20的同一信号输出端相连，不同复用电路单元中的第一开关管的第一端与集成电路单元20的不同信号输出端相连。如图3所示，第一复用电路单元B1的第一开关管的第一端都与集成电路单元20的输出端D1相连，第二复用电路单元B2的第一开关管的第一端都与集成电路单元20的输出端D2相连，第三复用电路单元B3的第一开关管的第一端都与集成电路单元20的输出端D3相连，第四复用电路单元B4的第一开关管的第一端都与集成电路单元20的输出端D4相连。基于此，集成电路单元20通过输出端D1向第一复用电路单元B1提供第一极性信号+TX、通过输出端D2向第二复用电路单元B2提供第一极性信号+TX、通过输出端D3向第三复用电路单元B3提供第二极性信号-TX、通过输出端D4向第四复用电路单元B4提供第二极性信号-TX。

其中，第一开关管可以为PMOS晶体管，也可以为NMOS晶体管，当第一开关管为PMOS晶体管或NMOS晶体管时，其栅极为第一开关管的控制端，源极为第一开关管的第一端，漏极为第一开关管的第二端，当然，本发明并不仅限于此。

在图3所示的结构中，以n=3为例进行说明，但是，本发明并不仅限于此，在其他实施例中，n还可以等于2。

如图5所示，图5为本发明实施例提供的另一种阵列基板的平面结构示意图，该阵列基板同样包括沿第一方向X依次排列的多个数据线组S、沿依次排列的多个复用电路组B、集成电路单元20和多根控制线，但是，每个数据线组S仅包括沿第一方向X依次排列的第1数据线单元S1和第2数据单元S2，每个复用电路单元仅包括依次排列的第1开关单元T1和第2开关单元T2，多个控制线仅包括控制线CK1和CK2。

图5所示的结构与图3所示的结构的相同之处在于，每个数据线单元都包括沿第一方向X依次排列的第一数据线a、第二数据线b、第三数据线c和第四数据线d，每个复用电路组B都包括依次排列的第一复用电路单元B1、第二复用电路单元B2、第三复用电路单元B3和第四复用电路单元B4。

其中，第1数据线单元S1中的第一数据线a与第一复用电路单元B1中的第1开关单元T1电连接，第1数据线单元S1中的第二数据线b与第二复用电路单元B2的第1开关单元T1电连接，第1数据线单元S1中的第三数据线c与第三复用电路单元B3的第1开关单元T1电连接，第1数据线单元S1中的第四数据线d与第四复用电路单元B4的第1开关单元T1电连接；

第2数据线单元S2中的第一数据线a与第一复用电路单元B1中的第2开关单元T2电连接，第2数据线单元S2中的第二数据线b与第二复用电路单元B2的第2开关单元T2电连接，第2数据线单元S2中的第三数据线c与第三复用电路单元B3的第2开关单元T2电连接，第2数据线单元S2中的第四数据线d与第四复用电路单元B4的第2开关单元T2电连接。

此外，第一复用电路单元B1、第二复用电路单元B2、第三复用电路单元B3和第四复用电路单元B4的第1开关单元T1都与同一根控制线CK1电连接，第一复用电路单元B1、第二复用电路单元B2、第三复用电路单元B3和第四复用电路单元B4的第2开关单元T2都与同一根控制线CK2电连接。

基于图5所示的结构，如图6所示，图6为图5所示的阵列基板的信号时序图，在一帧扫描时间的第一时段T20，集成电路单元20向第一复用电路单元B1和第二复用电路单元B2的第1开关单元T1传输第一极性信号+TX、向第三复用电路单元B3和第四复用电路单元B4的第1开关单元T1传输第二极性信号-TX，控制线CK1通过向所有的第1开关单元T1输入控制信号控制所有复用电路单元的第1开关单元T1导通，使第一复用电路单元B1的第1开关单元T1将第一极性信号+TX传输至第1数据线单元S1的第一数据线a、第二复用电路单元B2的第1开关单元T1将第一极性信号+TX传输至第1数据线单元S1的第二数据线b、第三复用电路单元B3的第1开关单元T1将第二极性信号-TX传输至第1数据线单元S1的第三数据线c、第四复用电路单元B4的第1开关单元T1将第二极性信号-TX传输至第1数据线单元S1的第四数据线d；

在一帧扫描时间的第二时段T21，集成电路单元20向第一复用电路单元B1和第二复用电路单元B2的第2开关单元T2传输第一极性信号+TX、向第三复用电路单元B3和第四复用电路单元B4的第2开关单元T2传输第二极性信号-TX，控制线CK2通过向所有的第2开关单元T2输入控制信号控制所有复用电路单元的第2开关单元T2导通，使第一复用电路单元B1的第2开关单元T2将第一极性信号+TX传输至第2数据线单元S2的第一数据线a、第二复用电路单元B2的第2开关单元T2将第一极性信号+TX传输至第2数据线单元S2的第二数据线b、第三复用电路单元B3的第2开关单元T2将第二极性信号-TX传输至第2数据线单元S2的第三数据线c、第四复用电路单元B4的第2开关单元T2将第二极性信号-TX传输至第2数据线单元S2的第四数据线d。

基于此，在一帧扫描时间内，第1数据线单元S1中的第一数据线a和第二数据线b传输第一极性信号+TX、第三数据线c和第四数据线d传输第二极性信号-TX，第2数据线单元S2中的第一数据线a和第二数据线b传输第一极性信号+TX、第三数据线c和第四数据线d传输第二极性信号-TX，不仅实现了两列反转的驱动方式，而且降低了集成电路单元20的信号极性切换频率，降低了集成电路单元20和阵列基板的功耗。

在图3和图5所示的结构中，第i开关单元仅包括第一开关管，但是，本发明并不仅限于此，在其他实施例中，如图7和图8所示，图7为本发明实施例提供的又一种阵列基板的平面结构示意图，图8为图7中第一复用电路单元B1的放大图，第i开关单元还可以包括第一开关管和第二开关管，并且，控制线包括第一控制线和第二控制线，第一开关管的控制端与第一控制线相连，第一开关管的第一端与集成电路单元相连，第一开关管的第二端与对应的数据线相连，第二开关管的控制端与第二控制线相连，第二开关管的第一端与第一开关管的第一端相连，第二开关管的第二端与第一开关管的第二端相连。

如图8所示，控制线包括第一控制线CK1至CK3和第二控制线CKB1至CKB3。第1开关单元T1包括第一开关管T1a和第二开关管T1b，第一开关管T1a的控制端与第一控制线CK1相连、第一端与集成电路单元20相连、第二端与第1数据线单元S1的第一数据线a相连，第二开关管T1b的控制端与第二控制线CKB1相连、第一端与集成电路单元20相连、第二端与第一开关管T1a的控制端相连。第2开关单元T2包括第一开关管T2a和第二开关管T2b，第一开关管T2a的控制端与第一控制线CK2相连、第一端与集成电路单元20相连、第二端与第2数据线单元S2的第一数据线a相连，第二开关管T2b的控制端与第二控制线CKB2相连、第一端与集成电路单元20相连、第二端与第一开关管T2a的控制端相连。第3开关单元T3包括第一开关管T3a和第二开关管T3b，第一开关管T3a的控制端与第一控制线CK3相连、第一端与集成电路单元20相连、第二端与第3数据线单元S3的第一数据线a相连，第二开关管T3b的控制端与第二控制线CKB3相连、第一端与集成电路单元20相连、第二端与第一开关管T3a的控制端相连。

当集成电路单元20向第一复用电路单元B1传输第一极性信号时，第一控制线CK1控制第一开关管T1a导通、第二控制线CKB1控制第二开关管T1b导通，以使第1开关单元T1开启；当集成电路单元20停止向第一复用电路单元B1传输第一极性信号时，第一控制线CK1控制第一开关管T1a截止、第二控制线CKB1控制第二开关管T1b截止，以使第1开关单元T1关闭。第2开关单元T2和第3开关单元T3的开启和关闭过程与此相同，在此不再赘述。其中，第一开关管为NMOS晶体管，第一开关管为PMOS晶体管；或者，第一开关管为PMOS晶体管，第一开关管为NMOS晶体管。也就是说，本实施例中通过将一个PMOS晶体管和一个NMOS晶体管并联来构成开关单元，以降低开关单元传输信号的阈值损失。

下面以图3所示的结构为例，对本发明实施例中阵列基板的其他结构进行说明，参考图9，图9为图3所示的阵列基板的具体结构示意图，该阵列基板还包括多条栅极线21、多个像素单元22、多个触控电极23和多条触控引线24。参考图10，图10为图9中的阵列基板沿AA’切割线的剖面结构示意图，每个像素单元22包括薄膜晶体管220和像素电极221，薄膜晶体管220包括栅极220a、源极220b和漏极220c，栅极220a与栅极线相连，源极220b与数据线相连，漏极220c与像素电极221相连。其中，每个触控电极23都与一条触控引线24对应连接，并且，所有的触控引线24与触控驱动电路连接，以使触控驱动电路通过触控引线24向触控电极23输入触控信号，进行触控位置的检测。本实施例中的触控驱动电路可以和集成电路单元20集成在同一芯片中，也可以分别集成在不同芯片中。

本实施例中，像素单元22之间包括沿第二方向Y延伸的多个间隙，第二方向Y与第一方向X垂直，其中，沿第二方向Y延伸的多个间隙又包括第一间隙L1、第二间隙L2和第三间隙L3。

如图9和10所示，第一间隙L1、第二间隙L2和第三间隙L3位于相邻的像素单元22之间，具体地，第一间隙L1、第二间隙L2和第三间隙L3由相邻的像素电极221限定而成。第一数据线a和第二数据线b邻近设置在沿第二方向Y延伸的第一间隙L1内，第三数据线c和第四数据线d邻近设置在沿第二方向Y延伸的第二间隙L2内，触控引线24设置在沿第二方向Y延伸的第三间隙L3内，第一间隙L1和第二间隙L2交替排布，第三间隙L3位于相邻的第一间隙L1和第二间隙L2之间。基于此，触控引线24在阵列基板上的投影与数据线在阵列基板上的投影无交叠，避免了数据线中的信号对触控引线24中触控信号的干扰。其中，在图10所示的结构中，触控引线24与数据线位于同一层，但是，本发明并不仅限于此，在其他实施例中，触控引线24还可以与栅极220a或像素电极221位于同一层，或者触控引线24单独设置在一导电层。

本实施例中，触控电极23为块状电极，多个触控电极23呈阵列式排布。并且，该触控电极23复用为公共电极，即在一帧扫描时间的显示时段，该触控电极23复用为公共电极，该公共电极与像素单元22中的像素电极形成驱动像素单元22进行图像显示的电场；在一帧扫描时间的触控时段，该触控电极23进行触控位置的检测。在图10所示的结构中，触控电极23位于像素电极221的远离薄膜晶体管220的一侧，但是，本发明并不仅限于此，在其他实施例中，触控电极23还可以位于像素电极221和薄膜晶体管220之间的膜层，在此不再赘述。

本发明实施例所提供的阵列基板，每个数据线组包括沿第一方向依次排列的第1数据线单元至第n数据单元，每个数据线单元包括沿第一方向依次排列的第一数据线、第二数据线、第三数据线和第四数据线，每个复用电路组都包括依次排列的第一复用电路单元、第二复用电路单元、第三复用电路单元和第四复用电路单元，每个数据线组中的第i数据线单元的第一数据线、第二数据线、第三数据线和第四数据线分别与对应的一个复用电路组中的第一复用电路单元、第二复用电路单元、第三复用电路单元、第四复用电路单元的第i开关单元一一对应电连接，基于此，集成电路单元在一帧扫描时间内向第一复用电路单元和第二复用电路单元的第i开关单元传输第一极性信号、向第三复用电路单元和第四复用电路单元的第i开关单元传输第二极性信号，即可实现两列反转的驱动方式。由于集成电路单元在一帧扫描时间内仅向同一复用电路单元提供一种极性的信号，因此，集成电路单元的信号极性切换频率较低，使得显示面板和显示装置的功耗较低。

本发明实施例还提供了一种显示面板，该显示面板包括上述任一实施例提供的阵列基板。

本发明实施例还提供了一种显示面板的驱动方法，应用于上述显示面板，该驱动方法包括：

向任一复用电路组的第一复用电路单元和第二复用电路单元的第i开关单元传输第一极性信号，向所述复用电路组的第三复用电路单元和第四复用电路单元的第i开关单元传输第二极性信号，并控制所述第一复用电路单元的第i开关单元将所述第一极性信号传输至对应数据线组的第i数据线单元的第一数据线、控制所述第二复用电路单元的第i开关单元将所述第一极性信号传输至所述第i数据线单元的第二数据线、控制所述第三复用电路单元的第i开关单元将所述第二极性信号传输至所述第i数据线单元的第三数据线、控制所述第四复用电路单元的第i开关单元将所述第二极性信号传输至所述第i数据线单元的第四数据线，其中，所述第一极性和所述第二极性极性相反。

以包括图3和图4所示的阵列基板的显示面板为例，该驱动方法包括：

在一帧扫描时间的第一时段T10，集成电路单元20向第一复用电路单元B1和第二复用电路单元B2的第1开关单元T1传输第一极性信号+TX、向第三复用电路单元B3和第四复用电路单元B4的第1开关单元T1传输第二极性信号-TX，控制线CK1通过向所有的第1开关单元T1输入控制信号控制所有复用电路单元的第1开关单元T1导通，使第一复用电路单元B1的第1开关单元T1将集成电路单元20输出的第一极性信号+TX传输至第1数据线单元S1的第一数据线a、第二复用电路单元B2的第1开关单元T1将集成电路单元20输出的第一极性信号+TX传输至第1数据线单元S1的第二数据线b、第三复用电路单元B3的第1开关单元T1将集成电路单元20输出的第二极性信号-TX传输至第1数据线单元S1的第三数据线c、第四复用电路单元B4的第1开关单元T1将集成电路单元20输出的第二极性信号-TX传输至第1数据线单元S1的第四数据线d；

在一帧扫描时间的第二时段T11，集成电路单元20向第一复用电路单元B1和第二复用电路单元B2的第2开关单元T2传输第一极性信号+TX、向第三复用电路单元B3和第四复用电路单元B4的第2开关单元T2传输第二极性信号-TX，控制线CK2通过向所有的第2开关单元T2输入控制信号控制所有复用电路单元的第2开关单元T2导通，使第一复用电路单元B1的第2开关单元T2将集成电路单元20输出的第一极性信号+TX传输至第2数据线单元S2的第一数据线a、第二复用电路单元B2的第2开关单元T2将集成电路单元20输出的第一极性信号+TX传输至第2数据线单元S2的第二数据线b、第三复用电路单元B3的第2开关单元T2将集成电路单元20输出的第二极性信号-TX传输至第2数据线单元S2的第三数据线c、第四复用电路单元B4的第2开关单元T2将集成电路单元20输出的第二极性信号-TX传输至第2数据线单元S2的第四数据线d；

在一帧扫描时间的第三时段T12，集成电路单元20向第一复用电路单元B1和第二复用电路单元B2的第3开关单元T3传输第一极性信号+TX、向第三复用电路单元B3和第四复用电路单元B4的第3开关单元T3传输第二极性信号-TX，控制线CK3通过向所有的第3开关单元T3输入控制信号控制所有复用电路单元的第3开关单元T3导通，使第一复用电路单元B1的第3开关单元T3将集成电路单元20输出的第一极性信号+TX传输至第3数据线单元S3的第一数据线a、第二复用电路单元B2的第3开关单元T3将集成电路单元20输出的第一极性信号+TX传输至第3数据线单元S3的第二数据线b、第三复用电路单元B3的第3开关单元T3将集成电路单元20输出的第二极性信号-TX传输至第3数据线单元S3的第三数据线c、第四复用电路单元B4的第3开关单元T3将集成电路单元20输出的第二极性信号-TX传输至第3数据线单元S3的第四数据线d。

基于此，采用该驱动方法的显示面板不仅实现了两列反转，避免了单列反转即邻近设置的数据线中的信号极性相反，造成的信号干扰和引发额外功耗的问题，而且，降低了集成电路单元的信号极性切换频率，降低了集成电路单元、阵列基板和显示面板的功耗。

本发明实施例还提供了一种显示装置，该显示装置包括上述实施例提供的显示面板，该显示装置可以为液晶显示装置，也可以为其他类型的显示装置，本发明并不仅限于此。本发明实施例提供的显示装置中，集成电路单元的信号极性切换频率较低，功耗也较低。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。