本专利申请要求由与本申请相同的发明人于2015年12月9日提交的题为“capacitivecouplingofhigh-speedusbsignalingtoaddressissuesassociatedwithgroundoffsetvoltagescreatedbyhighchargingcurrents(用于解决与由高充电电流所创建的接地偏移电压相关联的问题的高速usb信令的电容性耦合)”的美国临时申请no.62/265,171的权益，该临时申请被转让给本申请受让人并通过援引明确地整体纳入于此。
背景
1.公开领域
诸实施例涉及用于解决与由高充电电流所创建的接地偏移电压相关联的问题的高速usb信令的电容性耦合。
2.相关技术描述
通用串行总线(usb)2.0(“usb2”)定义了准许主机设备连接至一个或多个外围设备的usb协议。具体而言，在usb2中，usb端口对各种功能使用差分数据引脚(d+/-线)，这些功能包括确定外部设备是否(经由usb2兼容电缆)连接至usb端口或从其断开、建立并维持与外部设备(若连接)的数据传递、充电器检测等等。这些差分数据引脚被部署在物理层接口电路系统(被称为物理层接口收发机、或“phy”)内，该phy被用来连接至外部设备处的phy。usbphy可在低速模式(例如，最高达1.5mbps)、全速模式(例如，最高达12mbps)或高速模式(例如，最高达480mbps)中操作。
起初，usb2定义了准许从主机设备向外围设备提供最高达500ma电流的直流(dc)耦合接口。然而，随着时间推移，若干行业标准已将usb2设备所使用的充电电流增大到若干安培。充电电流的增大还增大了主机设备与外围设备之间的接地偏移，这可能使在高速模式中操作的usb2phy的性能降级。
例如，现代汽车通常支持usb连通性，其中usb主机实现在位于汽车仪表板中的头单元(headunit)中，并且外围端口位于汽车的其他区域中(例如，汽车后部等)。将usb主机连接至外围端口之一的电缆可以有若干米长。某些行业标准要求外围端口支持大于2a的充电电流。此电流量经过电缆的接地会导致头单元与外围端口之间的显著电压偏移。此偏移可能导致usb2phy在高速模式中操作期间的性能降级。
除了接地偏移问题之外，某些行业标准还要求主机与外围端口之间的d+/-线上存在多个组件，诸如视频开关、扼流圈、静电放电(esd)和充电器检测电路系统。这些组件导致由usb2phy在高速模式中操作期间交换的信号的衰减，这进一步增加了usb2phy在高速模式中操作期间的性能降级。
概述
一实施例涉及一种被配置成根据通用串行总线2.0(usb2)协议来操作的物理层接口收发机(phy)，其包括：高速模块，其被配置成在高速模式期间经由差分数据线来交换数据；至少一个开关，其响应于该phy从啁啾模式转变成高速模式而被设置成断开状态以经由一组电容器将这些差分数据线电容性地耦合至该高速模块的一个或多个组件。
另一实施例涉及一种根据usb2协议来操作phy的方法，其包括响应于该phy从啁啾模式转变成高速模式而将至少一个开关设置成断开状态以经由一组电容器将差分数据线电容性地耦合至该phy中的高速模块的一个或多个组件。
另一实施例涉及一种被配置成根据usb2协议来操作的phy，其包括：用于将该phy从啁啾模式转变成高速模式的装置；以及用于响应于该phy从啁啾模式转变成高速模式而将至少一个用于切换的装置设置成断开状态以经由一组电容器将差分数据线电容性地耦合至该phy的高速模块的一个或多个组件的装置。
另一实施例涉及一种包含存储于其上的指令的非瞬态计算机可读存储介质，这些指令在由被配置成根据usb2协议来操作的phy执行时使该phy执行操作，这些指令包括用于使该phy响应于该phy从啁啾模式转变成高速模式而将至少一个开关设置成断开状态以经由一组电容器将差分数据线电容性地耦合至该phy中的高速模块的一个或多个组件的至少一条指令。
附图简要说明
对本公开的各实施例及其许多伴随优点的更完整领会将因其在参考结合附图考虑的以下详细描述时变得更好理解而易于获得，附图仅出于解说目的被给出而不对本公开构成任何限定，并且其中：
图1解说了根据本公开的一实施例被配置成经由通用串行总线(usb)连接来连接至一个或多个外部设备的设备。
图2解说了主机设备的用于高速usb的usb版本2.0(usb2)物理层接口(phy)，其连接至外围设备的usb2phy。
图3描绘了在图2的电压总线上递送0.5a(或500ma)的直流。
图4描绘了在图2的电压总线上递送1.5a(或1500ma)的直流。
图5解说了根据本公开一实施例的连接至外围设备的usb2phy的主机设备的usb2phy。
图6描绘了根据本公开一实施例的连接至图2的外围usb2phy的图5的主机usb2phy。
图7描绘了根据本公开一实施例的连接至图5的外围usb2phy的图2的主机usb2phy。
图8描绘了根据本公开一实施例的图6的布置，其中参照图5所描述的主机usb2phy连接至图2的外围usb2phy，同时在电压总线上递送1.5a(或1500ma)的直流。
图9解说了根据本公开一实施例的在关于图5-7所示的任何配置的高速模式分组传递期间当开关处于断开状态时可发生的接地偏移漂移的示例。
图10解说了根据本公开一实施例的控制phy的开关的过程。
图11解说了根据本公开一实施例的图10的过程的示例实现。
详细描述
本公开的诸方面在以下针对本公开具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本公开的范围。另外，本公开中众所周知的元素将不被详细描述或将被省去以免湮没本公开的相关细节。
措辞“示例性”和/或“示例”在本文中用于意指“用作示例、实例或解说”。本文描述为“示例性”和/或“示例”的任何实施例不必被解释为优于或胜过其他实施例。类似地，术语“本公开的诸实施例”不要求本公开的所有实施例都包括所讨论的特征、优点或操作模式。
此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文描述的各种动作能由专用电路(例如，专用集成电路(asic))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本公开的各种方面可以用数种不同形式来体现，所有这些形式都已被构想为落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实施例，任何此类实施例的对应形式可在本文中被描述为例如“被配置成执行所描述的动作的逻辑”。
图1解说了根据本公开的一实施例被配置成经由通用串行总线(usb)连接来连接至一个或多个外部设备的设备100。设备100可对应于关于usb连接的主机设备或外围设备。例如，设备100可以是部署在汽车仪表板中的头单元中的主机设备，并且被配置成经由汽车中被电缆连接至设备100的外围端口连接至外围设备(例如，电话、平板计算机、耳机等)。在另一示例中，设备100可对应于膝上型或台式计算机，其充当相对于外围设备(诸如电话、键盘、鼠标或打印机)的主机设备。替换地，在前述示例中的任一示例中，设备100可对应于外围设备而非主机设备。因此，设备100旨在被宽泛地解释成能够建立和支持usb连接的任何设备。
参照图1，设备100包括配置成接收和/或传送信息的收发机电路系统105。具体而言，配置成接收和/或传送信息的收发机电路系统105包括用于高速usb的物理层接口或即“phy”，其与usb2.0(usb2)兼容并在下文被称为usb2phy110。以下将更详细地描述usb2phy110。
参照图1，设备100进一步包括配置成处理信息的至少一个处理器115。可由配置成处理信息的至少一个处理器115执行的处理类型的示例实现包括但不限于执行确定、建立连接、在不同信息选项之间作出选择、执行与数据有关的评价、与耦合至通信设备115的传感器交互以执行测量操作、将信息从一种格式转换为另一种格式(例如，在不同协议之间转换，诸如，.wmv到.avi等)，等等。例如，配置成处理信息的至少一个处理器115可包括被设计成执行本文描述的功能的通用处理器、dsp、asic、现场可编程门阵列(fpga)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合。通用处理器可以是微处理器，但在替换方案中，配置成处理信息的至少一个处理器115可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合(例如dsp与微处理器的组合、多个微处理器、与dsp核协作的一个或多个微处理器、或任何其他此类配置)。配置成处理信息的至少一个处理器115还可包括软件，该软件在被执行时准许配置成处理信息的至少一个处理器115的相关联硬件执行其处理功能。然而，配置成处理信息的至少一个处理器115不单单对应于软件，并且配置成处理信息的至少一个处理器115至少部分地依赖于结构硬件来实现其功能性。而且，配置成处理信息的至少一个处理器115也可牵涉除“处理”以外的语言，只要底层功能对应于处理功能即可。例如，诸如评估、确定、计算、标识等功能可由配置成处理信息的至少一个处理器115在某些上下文中作为特定类型的处理功能来执行。对应于其他类型的处理功能的其他功能也可由配置成处理信息的至少一个处理器115来执行。
参照图1，设备100进一步包括配置成存储信息的存储器120。在一示例中，配置成存储信息的存储器120可至少包括非瞬态存储器和相关联的硬件(例如，存储器控制器等)。例如，包括在配置成存储信息的存储器120中的非瞬态存储器可对应于ram、闪存存储器、rom、可擦除式可编程rom(eprom)、eeprom、寄存器、硬盘、可移动盘、cd-rom、或本领域中已知的任何其他形式的存储介质。配置成存储信息的存储器120还可包括软件，该软件在被执行时准许配置成存储信息的存储器120的相关联硬件执行其存储功能。然而，配置成存储信息的存储器120不单单对应于软件，并且配置成存储信息的存储器120至少部分地依赖于结构硬件来实现其功能性。而且，配置成存储信息的存储器120也可牵涉除“存储”以外的语言，只要底层功能对应于存储功能即可。例如，诸如高速缓存、维持等的功能可由配置成存储信息的存储器120在某些上下文中作为特定类型的存储功能来执行。对应于其他类型的存储功能的其他功能也可由配置成存储信息的存储器120来执行。
参照图1，设备100进一步可任选地包括配置成呈现信息的用户接口输出电路系统125。在一示例中，配置成呈现信息的用户接口输出电路系统125可至少包括输出设备和相关联的硬件。例如，输出设备可包括视频输出设备(例如，显示屏、能承载视频信息的端口，诸如usb、hdmi等)、音频输出设备(例如，扬声器、能承载音频信息的端口，诸如话筒插孔、usb、hdmi等)、振动设备和/或可用来格式化信息以供输出或实际上由设备100的用户或操作者输出的任何其它设备。例如，如果设备100对应于客户端设备(例如，膝上型设备、蜂窝电话、平板计算机等)，则配置成呈现信息的用户接口输出电路系统125可包括显示器。在进一步示例中，对于某些通信设备，诸如不具有本地用户的网络通信设备(例如，闪存驱动器、耳机、网络交换机或路由器、远程服务器等)，配置成呈现信息的用户接口输出电路系统125可被省略。配置成呈现信息的用户接口输出电路系统125还可包括软件，该软件在被执行时准许配置成呈现信息的用户接口输出电路系统125的相关联硬件执行其呈现功能。然而，配置成呈现信息的用户接口输出电路系统125不单单对应于软件，并且配置成呈现信息的用户接口输出电路系统125至少部分地依赖于结构硬件来实现其功能性。而且，配置成呈现信息的用户接口输出电路系统125也可牵涉除“呈现”以外的语言，只要底层功能对应于呈现功能即可。例如，诸如显示、输出、提示、传达等功能可由配置成呈现信息的用户接口输出电路系统125在某些上下文中作为特定类型的呈现功能来执行。对应于其他类型的存储功能的其他功能也可由配置成呈现信息的用户接口输出电路系统125来执行。
参照图1，设备100进一步可任选地包括配置成接收本地用户输入的用户接口输入电路系统130。在一示例中，配置成接收本地用户输入的用户接口输入电路系统130可至少包括用户输入设备和相关联的硬件。例如，用户输入设备可包括按钮、触摸屏显示器、键盘、相机、音频输入设备(例如，话筒或可承载音频信息的端口，诸如话筒插孔等)、和/或可用来从设备100的用户或操作者接收信息的任何其它设备。例如，如果设备100对应于客户端设备(例如，膝上型设备、蜂窝电话、平板计算机等)，则配置成接收本地用户输入的用户接口输入电路系统130可包括按钮、显示器(例如，触摸屏)等。在进一步示例中，对于某些通信设备，诸如不具有本地用户的网络通信设备(例如，网络交换机或路由器、远程服务器等)，配置成接收本地用户输入的用户接口输入电路系统130可被省略。配置成接收本地用户输入的用户接口输入电路系统130还可包括软件，该软件在被执行时允许配置成接收本地用户输入的用户接口输入电路系统130的相关联硬件执行其输入接收功能。然而，配置成接收本地用户输入的用户接口输入电路系统130不单单对应于软件，并且配置成接收本地用户输入的用户接口输入电路系统130至少部分地依赖于结构硬件来实现其功能性。而且，配置成接收本地用户输入的用户接口输入电路系统130也可牵涉除“接收本地用户输入”以外的语言，只要底层功能对应于接收本地用户功能即可。例如，诸如获得、接收、收集等功能可由配置成接收本地用户输入的用户接口输入电路系统130在某些上下文中作为特定类型的接收本地用户功能来执行。对应于其他类型的接收本地用户输入功能的其他功能也可由配置成接收本地用户输入的用户接口输入电路系统130来执行。
参照图1，尽管所配置的结构组件105到130在图1中被示为经由相关联的通信总线(未明确示出)彼此隐式耦合的分开或相异的块，但将领会，相应各个所配置的结构组件105到130藉以执行其各自相应的功能性的硬件和/或软件可部分交迭。例如，用于促成所配置的结构组件105到130的功能性的任何软件可被存储在与配置成存储信息的存储器120相关联的非瞬态存储器中，从而所配置的结构组件105到130各自部分地基于由配置成存储信息的存储器120所存储的软件的操作来执行其各自相应的功能性(即，在这一情形中为软件执行)。类似地，直接与所配置的结构组件105到130之一相关联的硬件可不时地被其它所配置的结构组件105到130借用或使用。例如，配置成处理信息的至少一个处理器115可在数据由配置成接收和/或传送信息的收发机电路系统110传送之前将此数据格式化成恰适的格式，从而配置成接收和/或传送信息的收发机电路系统110部分地基于与配置成处理信息的至少一个处理器115相关联的结构硬件的操作来执行其功能性(即，在这一情形中为数据传输)。
因此，各种结构组件105到130旨在调用至少部分用结构硬件实现的方面，而并非旨在映射到独立于硬件的仅软件实现和/或映射到非结构功能解读。通过阅览以下更详细地描述的各方面，各个框中的结构组件105到130之间的其它交互或协作将对本领域普通技术人员而言变得清楚。
图2解说了连接至外围设备的usb2phy250的主机设备的usb2phy200。
参照图2，usb2phy200包括全速模块205，其包括发射机210、差分接收机215以及差分驱动器(针对d+/-线)220和225。全速模块205还包括由usb2规定的数个开关、电阻器、总线连接等。usb2phy200进一步包括高速模块230，其包括发射机233、接收机236、静噪检测器239和断开检测器242。高速模块230中的某些开关(诸如开关245)由高速状态控制器248控制。
主机设备处的usb2phy200经由电压总线251、usbphy200处的主机接地252以及usbphy250处的外围接地253向usb2phy250供应直流。usb2还允许最高达250mω的接地阻抗(这是usb2.0规范所允许的最大接地阻抗)，如主机接地252与外围接地253之间所示。经由差分数据线(d+/-)254和257来承载数据。usb2phy500与520之间的各种互连(例如，主机接地252和外围接地253、d+/-线254和257、以及电压总线251)至少部分对应于将主机设备连接至外围设备的usb2兼容电缆。
参照图2，usb2phy250包括全速模块260，其包括发射机263、差分接收机266以及差分驱动器(针对d+/-线)269和272。全速模块260还包括由usb2规定的数个开关、电阻器、总线连接等。usb2phy250进一步包括高速模块275，其包括发射机278、接收机281、静噪检测器284和断开检测器287。高速模块275中的某些开关(诸如开关290)由高速状态控制器293控制。图2中所描绘的结构在本领域中是常规的，且将是本领域普通技术人员所理解的。
usb2起初被指定为从主机设备向外围设备提供最高达500ma的电流。相应地，图3描绘了在图2的电压总线251上递送0.5a(或500ma)的直流。在此场景中，高速模块230的诸组件(即，发射机233、接收机236、静噪检测器239和断开检测器242)以差分数据线(d+/-)254和257(68mv)与主机接地252(0mv)之间的68mv偏移进行操作。高速模块275的诸组件(即，发射机278、接收机281、静噪检测器284和断开检测器287)以差分数据线(d+/-)254和257(68mv)与外围接地253(125mv)之间的-68mv偏移进行操作。
最近，usb电池规范版本1.2允许由主机设备供应给外围设备的充电电流达到1.5a而无需修改250mω的接地阻抗。相应地，图4描绘了在图2的电压总线251上递送1.5a(或1500ma)的直流。在此场景中，高速模块230的诸组件(即，发射机233、接收机236、静噪检测器239和断开检测器242)以差分数据线(d+/-)254和257(188mv)与主机接地252(0mv)之间的188mv偏移进行操作。高速模块275的诸组件(即，发射机278、接收机281、静噪检测器284和断开检测器287)以差分数据线(d+/-)254和257(188mv)与外围接地253(375mv)之间的-188mv偏移进行操作。
图5解说了根据本公开一实施例的连接至外围设备的usb2phy520的主机设备的usb2phy500。参照图5，类似编号的结构对应于已参照图2所描述的结构，并出于简明起见将不作进一步描述。在图5的实施例中，usb2phy500中的高速模块505包括连接至高速状态控制器248并由该高速状态控制器248控制的开关510。高速模块505还置备有电容器515和520。此外，在图5的实施例中，usb2phy520中的高速模块525包括连接至高速状态控制器293并由该高速状态控制器293控制的开关530。高速模块505还置备有电容器535和540。电容器515、520、535和540可位于硅上(例如，在各自相应的phy内，如图5所描绘的)或位于各自相应的phy外部(例如，在板级)。在此点上扩展，尽管未在图5-7中明确示出，但是电容器515、520、535和/或540中的一者或多者可被实现为在物理上不是各自相应的usb2phy500和520的一部分的外部组件。如果任何电容器515、520、535和/或540被实现在相应phy的外部，则一个或多个外部引脚可用于将相应phy连接至这些外部电容器。在进一步示例中，如图5所示，电容器515和520可被串联部署在差分数据线(d+/-)254和257与高速模块505的一个或多个组件(例如，发射机233、接收机236、静噪检测器239和/或主机断开检测器242等)之间。类似地，在另一示例中，如图5所示，电容器535和540也可被串联部署在差分数据线(d+/-)254和257与高速模块525的一个或多个组件(例如，发射机278、接收机281、静噪检测器284和/或主机断开检测器287等)之间。
参照图5，当外围设备被附连至主机设备时，充电电流从主机设备流向外围设备，并通过接地阻抗返回。此充电电流生成外围接地253与主机接地252之间的电压偏移。此电压偏移导致附加电流通过45欧姆端接电阻器245和290从外围接地253流向主机接地252。此附加电流导致d+/-线254和257具有相对于主机接地252的正dc偏移、以及相对于外围接地253的负dc偏移。
在开始高速通信会话之前，开关510和/或530闭合，并且主机phy500的高速模块505被dc耦合至外围phy的高速模块525。此dc耦合导致主机phy500和外围phy520各自进入啁啾模式(chirpmode)，其中与速度协商协议相关联的低频率啁啾脉冲在主机phy500与外围phy520之间传递。由于这些啁啾脉冲具有高振幅(即，～800mv)并且这些啁啾的共模电压保持在usb2所要求的共用范围内，因而此dc偏移不会导致通信问题。在速度协商协议完成之后，啁啾模式结束并且主机phy500和外围phy520进入高速模式。在一示例中，从啁啾模式到高速模式的转变在功能侧上的上拉电阻器(未示出)被设为关闭时发生，从而允许该上拉电阻器充当usb2高速缓冲器。
响应于各自相应的phy(即，主机phy500和/或外围phy520)从啁啾模式转变成高速模式，开关510和/或530断开，并且主机phy500的高速模块505被ac耦合至外围phy520的高速模块525。此ac耦合阻止任何dc电流流经45欧姆端接电阻器245和290。结果，主机phy500的高速模块505的d+/-输入在每个分组的起始处不具有相对于主机接地252的任何初始dc偏移。类似地，外围phy520的高速模块525的d+/-输入在每个分组的起始处不具有相对于外围接地253的任何dc偏移。在分组的过程中，phy输入的dc偏移将由于电容器515、520、535和540的充电而变化，但是dc偏移总是保持在如usb2所要求的phy输入的共模范围内。
具体而言，根据usb2，要求高速状态控制器首先将其各自相应的usb2phy置于全速模式(dc模式或啁啾模式)以进行与外部usb2phy的握手协议，此后usb2phy移至高速模式(ac模式)。在图5的实施例中，配置成由高速状态控制器输出的一个或多个信号被用来控制开关510和530，以使其在usb2phy从全速模式(或啁啾模式)转变成高速模式时被设置成断开状态并且在usb2phy从高速模式转变回全速模式时将开关510和530设置回闭合状态(例如，以使得在usb2phy保持在全速模式或转变成低速模式时开关510和530保持在闭合状态，其中开关510和530在usb2phy下次从啁啾模式转变成高速模式时再次断开)。usb2phy从高速模式回到全速模式的转变涉及挂起、重置和分离规程，这在本领域中是公知的。
如将领会的，参照图5所描述的开关和电容器布置仅需要存在于这些usb2phy之一中就能消除这两个相应usb2phy中的初始接地偏移。因此，如图5中那样配置的usb2phy可与旧式设备(例如，诸如图2中所描绘的usb2phy)联用同时仍然选择性地减小或消除高速模式期间的相应接地偏移。此实现在图6-7中描绘，其中图6描绘了具有图5的usb2phy500的主机设备，其连接至具有图2的usb2phy250的外围设备，并且图7描绘了具有图2的usb2phy200的主机设备，其连接至具有图5的usb2phy520的外围设备。
相应地，图8描绘了根据本公开一实施例的图6的布置，其中参照图5所描述的usb2phy500连接至图2的usb2phy250，同时在电压总线251上递送1.5a(或1500ma)的直流。在此场景中，如图8中所解说的，其中开关510处于断开状态，高速模块505的诸组件(即，发射机233、接收机236、静噪检测器239和断开检测器242)以差分数据线(d+/-)254和257(0mv)与主机接地252(0mv)之间的初始0mv偏移进行操作。高速模块275的诸组件(即，发射机278、接收机281、静噪检测器284和断开检测器287)以差分数据线(d+/-)254和257(375mv)与外围接地253(375mv)之间的初始0mv偏移进行操作。尽管未在图8中明确示出，但是如果开关510被设置成闭合状态而非断开状态，则高速模块505的诸组件(即，发射机233、接收机236、静噪检测器239和断开检测器242)将以差分数据线(d+/-)254和257(188mv)与主机接地252(0mv)之间的188mv偏移进行操作，并且高速模块275的诸组件(即，发射机278、接收机281、静噪检测器284和断开检测器287)将以差分数据线(d+/-)254和257(188mv)与外围接地253(375mv)之间的-188mv偏移进行操作。尽管图8的实施例描绘了图8的布置，但将领会，对于图5或图7的布置中处于断开状态的开关510和/或530也可同样实现上述初始接地偏移。换言之，只要usb连接的一侧(主机或外围设备)装备有上述开关和电容器布置，主机设备和外围设备的usb2phy处的初始接地偏移就可被减小或消除。
将领会，以上提及的在开关510和/或530处于断开状态时发生的接地偏移是指在分组之间的时间足够长以允许跨电容器的电压完全稳定下来时在分组的起始处的初始接地偏移。在分组的过程期间，电容器515、520、535和540将开始在一定程度上充电，这可能导致某种程度的接地偏移。因此，对于导致高速模式被维持达相对较长时间段(例如，300ns、400ns、500ns等)的长分组(或啁啾)，接地偏移可能经历漂移。
图9解说了根据本公开一实施例的在关于图5-7所示的任何配置的高速模式分组传递期间当开关510和/或530处于断开状态时可发生的接地偏移漂移的示例。图9的900描绘了图5-7中的usb2phy500和520的一部分的特定布置，其中10nf电容器表示电容器515、520、535和540中的任何电容器。
在图9的实施例中，在高速模式期间在开关510和/或530被断开以使得各自相应的usbphy可被认为是ac耦合的(由于经由交流来承载高速数据信号)之后，传送和接收信号两者的共模偏移随着分组的历时而变化。如图表905所示，传送信号的共模偏移在分组的起始处以200mv开始，并增大到400mv的稳态。如图表910所示，接收信号的共模偏移以200mv开始，并减小到0mv的稳态。偏移变化的时间常数等于电容乘以端接阻抗之和(例如，45ω+45ω＝90ω)。usb2的第7.1.4.2节要求phy支持从-50mv到500mv的共模偏移。由图9的实施例中的10nf电容器导致的稳态共模偏移是0mv和200mv，这些偏移完全在usb2所要求的范围内。
如将从阅览图9中领会的，上述实施例提到的0mv的初始接地偏移是相对于直流分量而言的。在高速模式期间通过差分数据线254和257发送的高速分组数据添加了交流(ac)分量，其导致共模偏移(其具有0mv的初始dc分量)以特定频率波动，因此基于dc的初始接地偏移在高速模式的起始处可为0mv而共模偏移基于因在usb2电缆上传送数据分组引起的ac分量(或话务数据)而波动。
电容器515、520、535和540的大小可被配置成大到足够传递帧开始(sof)分组结束(eop)。sofeop是40比特长。以480mbps的usb2高速数据率，这等同于83ns。一示例约束是数据线在eop的历时内衰退不超过10％。此约束可被表达如下：
v_eop＝(100％-10％)＝exp[-t_eop/(r*c)]式(1)
其中：
t_eop＝83ns
r＝45ω+45ω＝90ω
c＝高速串联电容
c随后可如下求解：
c＝-t_eop/[r*ln(0.9)]＝-83ns/[90ω*ln(0.90]＝9nf式(2)
由此，在给定以上假定的前提下，c的一个恰适值可约为10nf，如图9中所解说的。可采用各种技术以减小c的值。一种技术将是允许更大范围的主机断开阈值。
图10解说了根据本公开一实施例的控制phy的开关的过程。图10的过程可相对于主机设备处的usb2phy500或外围设备处的usb2phy520来实现。
参照图10，一设备(例如，主机设备或外围设备)的第一phy(例如，usb2phy500或520)与外部设备(例如，主机设备或外围设备)的第二phy(例如，usb2phy500或520)交换直流(dc)(1000)。第一和第二phy在啁啾模式中经由usb2连接来连接并通信以进行速度协商协议，如上所述。在1005，当在第一phy与第二phy之间交换dc时，第一phy响应于第一phy从啁啾模式转变到高速模式而将耦合至第一phy中的第一高速模块(例如，高速模块505或525)的至少一个开关(例如，开关510或530)设置成断开状态以经由一组电容器(例如，电容器515、520、535和/或540)将差分数据(d+/-线)电容性地耦合至第一phy中的第一高速模块的一个或多个组件(例如，差分驱动器、差分接收机、静噪检测器和/或主机断开检测器)。在一示例中，在1005将该至少一个开关设置成断开状态可由于如上所述的至少一个电容器的定位和配置而导致第一和第二高速模块与其各自相应的phy上的相应接地之间的初始接地偏移为零。在1010，当在第一phy与第二phy之间交换dc时，第一phy响应于第一phy从高速模式转变到全速模式(例如，挂起、重置和分离)而将该至少一个开关设置成闭合状态，以使得高速模块的一个或多个组件之间的耦合旁路掉这组电容器。
图11解说了根据本公开一实施例的图10的过程的示例实现。具体而言，图11的过程对应于基于图6和8所描绘的布置的实现，其中usb2phy500连接至旧式usb2phy250，该旧式usb2phy250未装备用于在高速模式期间操纵接地偏移的开关和/或电容器。
参照图11，usb2phy500和usb2phy250被连接(1100)。例如，在1100，用户可将链接至外围设备的usb2电缆插入到链接至主机设备的外围端口中以形成连接。相应的usb2phy500和250检测到该连接(1105和1110)，并进入全速模式(1115和1120)。此时，高速状态控制器248闭合开关510(或者如果开关510已经闭合，则将这些开关维持在闭合状态)(1125)(例如，如图10的1010中那样)，并且主机设备在电压总线251上递送直流(或充电电流)(1130)(例如，如图10的1000中那样)。
由于usb2phy500与250之间的连接在全速模式中操作，因此电容器515和520由于开关510闭合而被旁路掉(例如，如图10的1010中那样)，并且在高速模块505和275的诸组件与其各自相应的接地252和253之间存在接地偏移(1135和1140)。然而，全速模式的较低数据率(例如，12mbps)能容忍这些接地偏移，并且高速模块505和275此时实际上是不活跃的，从而高速模块505和275处的接地偏移可被忽略。
当主机设备和外围设备希望交换较大数据量时，主机设备和外围设备各自转变成啁啾模式(如上所述，这是进行速度协商协议的一种形式的全速模式)(1138和1143)。当速度协商协议完成时，主机设备和外围设备各自从啁啾模式转变成高速模式(1145和1150)。此时，高速状态控制器248检测到从啁啾模式到高速模式的转变并断开开关510(1155)(例如，如图10的1010中那样)。在1155断开开关510会将差分数据线(d+/-)电容性地耦合至高速模块505和275的诸组件，以使得这些高速模块与其各自相应的usb2phy上的相应接地之间不存在初始接地偏移(1160和1165)。随着高速模式继续，可能因漂移而产生某个接地偏移，如参照图9所描述的，但是预期此类接地偏移在可容忍的水平以内且符合usb2的要求。
当主机设备和外围设备完成高速数据传递时，该连接转变回全速模式(1170和1175)。此时，该过程返回到1125，其中高速状态控制器248闭合开关510以使得差分数据线(d+/-)不再电容性地耦合至高速模块505和275的诸组件(例如，如图10的1010中那样)，依此类推。
尽管上述实施例涉及高速模式和全速模式，但是如本领域中已知的，usb2phy也可以总是后向兼容于低速模式。与针对全速模式的12mbps和针对高速模式的480mbps相比，低速模式使用1.5mbps的速率。一般而言，开关510和/或530以及电容器515、520、535和/或540在低速模式期间的操作可类似于全速模式。换言之，类似于全速模式，开关510和/或530在低速模式期间闭合，并且开关510和/或530随后在从啁啾模式转变成高速模式之际断开并在转出高速模式之际再次闭合。因此，尽管以上针对全速模式和高速模式描述了诸实施例的焦点，但是本公开的其他实施例可进一步纳入低速模式作为全速模式的替换。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文所公开的各实施例描述的各种解说性逻辑框、模块、电路和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
尽管前面的公开示出了本公开的解说性实施例，但是应当注意，在其中可作出各种变更和修改而不会脱离如所附权利要求定义的本公开的范围。根据本文中所描述的本公开实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本公开的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。