技术特征：
技术总结
本发明公开了一种用于核电厂DCS系统的基于FPGA的DMA协处理器包括CPU，CPU通过EMIF总线与DMA协处理器互联，DMA协处理器通过另外两组EMIF总线分别与Flash，SRAM和GPU连接，其中Flash和GPU存储设备共享地址总线和数据总线。CPU对DMA协处理器发出DMA指令，并同时以透传的方式，将上层软件的图形组态数据下装到Flash；将动态数据写入SRAM；在上电初始化后配置GPU的工作参数。DMA协处理器：包括Flash驱动逻辑、SRAM驱动逻辑、GPU驱动逻辑、数据缓存逻辑以及总线切换逻辑，通过EMIF总线切换为CPU提供访问Flash、SRAM或GPU的通道。
技术研发人员：罗琦;马权;韩文兴;赵洋;余波;孙福海;张文帅;王远兵;吴志强;刘宏春;周继翔;肖鹏;刘明星
受保护的技术使用者：中国核动力研究设计院
技术研发日：2017.03.31
技术公布日：2017.07.07