本发明涉及空间用的电子设备的计算机装置，特别涉及一种低成本高性能空间用计算机。
背景技术：
空间用计算机在航天器的姿轨控制、数据处理、有效载荷等领域有着广泛的应用，随着卫星的小型化、综合化、一体化以及商用化的发展，空间用计算机需要实现越来越多的功能。因此，对空间用的计算机的数据处理能力、数据吞吐量、功耗、成本、对外接口的丰富程度等方面提出了越来越高的要求。目前常用的空间用计算机往往无法满足该些越来越高的要求。此外，考虑到复杂的空间环境，空间用的计算机系统还必须具备较高的可靠性和抗单粒子能力。
技术实现要素：
本发明的目的在于提供一种低成本高性能空间用计算机，以解决现有的空间用计算机一般不能良好地满足现有的空间应用中对空间用的计算机的数据处理能力、数据吞吐量、功耗、成本、对外接口的丰富程度等方面所提出的高要求的问题。
本发明的第二目的在于提供一种低成本高性能空间用计算机，以解决现有的高性能计算机不适用于复杂的空间环境，由于不具备较高的可靠性和抗单粒子能力不能直接用于空间应用中的问题。
为实现上述目的，本发明提供了一种低成本高性能空间用计算机，其特征在于，包括：三个运行模块、仲裁及总线拓展fpga、pcie总线交换芯片及千兆网总线交换芯片，
其中，每个运行模块包括：双核cpu，用于执行系统运算，具有ecc纠错功能；动态存储器，用于为所述双核cpu提供工作内存，以及配合所述双核cpu进行单比特纠错；程序存储器，用于存储所述双核cpu的执行程序，以及配合所述双核cpu进行单比特纠错；
所述仲裁及总线拓展fpga用于根据所述双核cpu的工作信息确定计算机的冗余模式；所述pcie总线交换芯片用于将来自3个双核cpu的pcie总线集中到一个对外pcie总线接口；所述千兆网总线交换芯片用于将来自3个双核cpu的千兆网接口集中到一个对外千兆网接口。
较佳地，所述双核cpu采用双核arm-cortex-a7架构，主频最高为1ghz，运算能力最大为4000mips，具备浮点运算能力，且该双核cpu内部的缓存具备ecc纠错功能。
较佳地，所述双核cpu的芯片的内置外设接口包括：i2c、uart、can、spi、i2s。
较佳地，三个运行模块的双核cpu之间采用usb总线连接，正常情况下，三个双核cpu运行相同的程序，每个双核cpu通过所述usb总线获取另外两个双核cpu的程序运行结果，每个双核cpu通过三取二表决获取运行结果，三个双核cpu的运行结果再进行最终的三取二表决获得最终运行结果；当三个运行模块中的一个或两个故障时，计算机对应降级为具有双运算模块的双机模式或具有单运行模块的单机模式。
较佳地，所述动态存储器采用ddr4sdram，所述ddr4sdram通过独立的ram总线与所述双核cpu通信，数据吞吐量最高为1600mt/s，以及配合所述双核cpu的ecc纠错功能进行单比特纠错。
较佳地，所述程序存储器采用nandflash，所述nandflash与所述双核cpu通信，通过配合所述双核cpu的ecc纠错功能进行单比特纠错。
较佳地，所述双核cpu通过hdlc低速时分串行总线与所述仲裁及总线拓展fpga通信，所述仲裁及总线拓展fpga也通过hdlc低速时分串行总线与计算机外部通信，最高时钟为25mhz。
较佳地，所述对外pcie总线接口的最高速度为2.5gt/s；所述对外千兆网接口的最高速度为1.25gbps。
较佳地，所述仲裁及总线拓展fpga为反熔丝fpga，用于对三个运行模块的双核cpu的工作状态进行判决，判断其工作状态，以确定计算机的冗余模式及对故障的双核cpu进行复位或隔离。
较佳地，计算机对外高低速总线均采用双总线冗余的形式。
本发明提供的空间用计算机，由于采取上述的低成本高性能方案，利用3片高性能低成本商用双核cpu组网工作，并采用多种措施提高系统在复杂空间环境下的可靠性，取得了如下有益效果：
1.cpu主频高,运算能力强，还具备浮点运算能力，内部cache具备ecc纠错功能，无需增加而外硬件资源即可纠正单比特错误，能够有效对抗单粒子效应。外设丰富，具备i2c、uart、can、spi、i2s等外设接口；
2.三机组网架构，cpu间采用usb总线连接，吞吐量高，接口简单；
3.整机对外具备双高低速串行总线(pcie、千兆网、hdlc时分总线)，既减少了对外节点，又确保了信号质量和带宽。
附图说明
图1为本发明优选实施例提供的空间用计算机组成结构图。
具体实施方式
以下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整的描述和讨论，显然，这里所描述的仅仅是本发明的一部分实例，并不是全部的实例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
为适应卫星的小型化、综合化、一体化、商用化的发展，空间用计算机需要更强的数据处理能力、更高的数据吞吐量、更高丰富的对外接口、更低的单位功耗和成本，同时还须具备较高的可靠性和抗单粒子能力。本发明能够满足空间用计算机的处理需求，并适应复杂的空间环境。
为了便于对本发明实施例的理解，下面将结合附图以具体实施例为例对本发明的空间用计算机作进一步的解释说明，且各个实施例不构成对本发明实施方式的限定。
如图1所示，本实施例提供了一种低成本高性能空间用计算机，该计算机包括：三个运行模块分别为10、20、30、仲裁及总线拓展fpga40、pcie总线交换芯片50及千兆网总线交换芯片60，
其中，运行模块10包括双核cpu11、动态存储器12及程序存储器13，对应地，运行模块20包括双核cpu21、动态存储器22及程序存储器23，运行模块30包括双核cpu31、动态存储器32及程序存储器33。其中，在每个运行模块中，双核cpu用于执行系统运算，具有ecc纠错功能；动态存储器用于为所述双核cpu提供工作内存，以及配合所述双核cpu进行单比特纠错；程序存储器用于存储双核cpu的执行程序，以及配合双核cpu进行单比特纠错。
而仲裁及总线拓展fpga40用于根据各个运行模块中的双核cpu的工作信息确定计算机的冗余模式；pcie总线交换芯片50(pcieswitch)用于将来自3个双核cpu的pcie总线集中到一个对外pcie总线接口，其数量为两个；千兆网总线交换芯片60(ethernetswitch)用于将来自3个双核cpu的千兆网接口集中到一个对外千兆网接口，其数量为两个。
具体地，本实施例中的双核cpu采用高性能低成本商用双核arm-cortex-a7架构，主频高，最高可达1ghz，运算能力强(最大为4000mips)，具备浮点运算能力，且该计算机的双核cpu的内部cache(缓存)具备ecc纠错功能(ecc-errorcheckingandcorrecting，错误检查和纠正，是一种广泛应用于各种领域的计算机技术，是一种数据纠错技术)，无需增加而外硬件资源即可纠正单比特错误，能够有效对抗单粒子效应。该双核cpu芯片外设丰富，芯片的内置外设接口包括：i2c、uart、can、spi、i2s等。
再次参见图1所示，在优选实施例中上述的三个运行模块的双核cpu之间采用usb总线连接，正常情况下，三个双核cpu运行相同的程序，每个双核cpu通过所述usb总线获取另外两个双核cpu的程序运行结果，每个双核cpu通过三取二表决获取运行结果，三个双核cpu的运行结果再进行最终的三取二表决获得最终运行结果；当三个运行模块中的一个或两个故障时，计算机对应降级为具有双运算模块的双机模式或具有单运行模块的单机模式。
再次参见图1所示，在优选实施例中，上述的动态存储器采用ddr4sdram(edac)，作用是为cpu提供工作内存，ddr4sdram通过独立的ram总线与双核cpu通信，数据吞吐量最高为1600mt/s，以及配合双核cpu的ecc纠错功能进行单比特纠错。
再次参见图1所示，在优选实施例中，上述的程序存储器采用nandflash(edac)，作用是存储cpu的执行程序，nandflash与双核cpu通信，通过配合双核cpu的ecc纠错功能进行单比特纠错。
进一步地，参见图1，本实施例中的双核cpu通过hdlc低速时分串行总线与仲裁及总线拓展fpga通信，仲裁及总线拓展fpga为两个，其也通过hdlc低速时分串行总线与计算机外部通信，最高时钟为25mhz。
在优选实施例中，对外pcie总线接口的最高速度为2.5gt/s；所述对外千兆网接口的最高速度为1.25gbps。
仲裁及总线拓展fpga为反熔丝fpga，用于对三个运行模块的双核cpu的工作状态进行判决，判断其工作状态，以确定计算机的冗余模式及对故障的双核cpu进行复位或隔离。
计算机对外高低速总线均采用双总线冗余的形式，以提高整机可靠性。
本发明的合理的cpu选择及计算机架构是空间用计算机的核心，本发明采用高性能低功耗的双核商用cpu，内部cache、外部sdram、flash具有ecc功能，能够有效对抗单粒子翻转；整机采用三机组网工作，cpu间采用usb总线进行高速数据交互，提高了系统可靠性；对外采用双冗余高/低速串行总线架构，在吞吐量、对外接点数、接口复杂度间获得了较好的均衡；通过cpu状态监测可以配置整机冗余模式，进行必要的故障隔离。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何本领域的技术人员在本发明揭露的技术范围内，对本发明所做的变形或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述的权利要求的保护范围为准。