一种服务器PCIE接口转换SATA接口的转换系统的制作方法

本发明属于服务器存储技术领域，具体涉及一种服务器pcie接口转换sata接口的转换系统。

背景技术：

pciexpress是新一代的总线接口，是一种点对点串行连接的设备连接方式，点对点意味着每一个pciexpress设备都拥有自己独立的数据连接，每个设备之间并发的数据传输互不影响，而对于过去pci那种共享总线方式，pci总线上只能有一个设备进行通信，一旦pci总线上挂接的设备增多，每个设备的实际传输速率就会下降，性能得不到保证。pciexpress以点对点的方式处理通信，每个设备在要求传输数据的时候各自建立自己的传输通道，对于其他设备这个通道是封闭的，这样的操作保证了通道的专有性，避免其他设备的干扰。以串行方式提升频率增进效能，关键的限制在于采用什么样的物理传输介质。

sata是serialata的缩写，即串行ata。它是一种电脑总线，主要功能是用作主板和大量存储设备（如硬盘及光盘驱动器）之间的数据传输之用。硬盘接口是硬盘与主机系统间的连接部件，作用是在硬盘缓存和主机内存之间传输数据。

一般小型服务器都会预留较多pcie扩展槽用于客户后期的设备扩展，随着业务的增多，数据量会成倍增长，对于存储容量有着更高的要求，需要设计一款简易pcie转换sata电路。

技术实现要素：

本发明的目的在于，以较低成本提高服务器的利用率，实现存储容量的大幅提升，提供设计一种服务器pcie接口转换sata接口的转换系统。

为了实现上述目的，本发明的技术方案是：

一种服务器pcie接口转换sata接口的转换系统，包括转换控制电路，所述控制电路包括主控芯片和存储器芯片；所述主控芯片与所述存储器芯片连接，所述主控芯片还连接有sata接口和pcie接口。

优选地，所述sata接口数量为两个，分别为第一sata接口和第二sata接口；

第一sata接口的2管脚通过第一电容连接到主控芯片的s_txp1引脚；

第一sata接口的3管脚通过第二电容连接到主控芯片的s_txn1引脚；

第一sata接口的5管脚通过第三电容连接到主控芯片的s_rxn1引脚；

第一sata接口的6管脚通过第四电容连接到主控芯片的s_rxp1引脚；

第一sata接口的1、4、7、8、9管脚接地；

第二sata接口的2管脚通过第五电容连接到主控芯片的s_txp0引脚；

第二sata接口的3管脚通过第六电容连接到主控芯片的s_txn0引脚；

第二sata接口的5管脚通过第七电容连接到主控芯片的s_rxn0引脚；

第二sata接口的6管脚通过第八电容连接到主控芯片的s_rxp0引脚；

第二sata接口的1、4、7、8、9管脚接地。

优选地，pcie接口的b14管脚连接到主控芯片的prxp0引脚；

pcie接口的b15管脚连接到主控芯片的prxn0引脚；

pcie接口的a16管脚通过第四十电容连接到主控芯片的ptxp0引脚；

pcie接口的a17管脚通过第四十一电容连接到主控芯片的ptxn0引脚；

pcie接口的a9、a10、b8管脚均连接到主控芯片的vddio引脚；

pcie接口的a1管脚与b17管脚连接；

pcie接口的a13管脚连接到主控芯片的pclkp引脚；

pcie接口的a14管脚连接到主控芯片的pclkn引脚；

pcie接口的a4、a15、a18、a20、a12、b4、b7、b13、b16、b18、b21、b22引脚均接地。

优选地，存储芯片的1引脚连接到主控芯片的spics引脚；

存储芯片的2引脚连接到主控芯片的spido引脚；

存储芯片的5引脚连接到主控芯片的spidi引脚；

存储芯片的6引脚连接到主控芯片的spiclk引脚；

存储芯片的3、7、8引脚均连接到主控芯片的vddio引脚；

存储芯片的8引脚通过第三十八电容接地；

存储芯片的4引脚接地。

优选地，主控芯片的vcont_10引脚连接有三极管的基极，三极管的发射极连接有电源vcc，同时三极管的发射极通过第三十五电容接地，三极管的集电极连接到主控芯片的vdd_10引脚，同时三极管的集电极通过第三十四电容接地；

主控芯片的vdd_10引脚通过并联连接的第二十四电容、第二十五电容、第二十六电容、第二十七电容和第二十八电容接地，第二十四电容、第二十五电容、第二十六电容、第二十七电容和第二十八电容均为陶瓷电容，电源通过并联的陶瓷电容进行滤波；

主控芯片的vaa1引脚通过并联连接的第九电容、第十电容、第十一电容和第十二电容接地，vaa1引脚通过第一电感连接到电源vcc;

主控芯片的xtlout引脚通过第二电阻连接到主控芯片的xtl1引脚，xtlout引脚通过第一电阻连接有晶振的一端，晶振的另一端连接到主控芯片的xtl1引脚，主控芯片的xtlout引脚通过第三十六电容接地，主控芯片的xtl1引脚通过第三十七电容接地，主控芯片的vss引脚接地；

主控芯片的vddio引脚通过并联连接的第二十九电容、第三十电容、第三十一电容、第三十二电容和第三十三电容接地，第二十九电容、第三十电容、第三十一电容、第三十二电容和第三十三电容均为陶瓷电容，电源通过并联的陶瓷电容进行滤波。

优选地，主控芯片的vaa2_1引脚通过并联连接的第十三电容、第十四电容、第十五电容和第十六电容接地，vaa2_1引脚通过第二电感连接到电源vcc，电源vcc为1.8v电源，电源通过并联的陶瓷电容进行滤波。

主控芯片的vaa2_0引脚通过并联连接的第十七电容、第十八电容、第十九电容和第二十电容接地，vaa2_0引脚通过第三电感连接到电源vcc，电源通过并联的陶瓷电容进行滤波。

优选地，主控芯片的型号为88se9170；存储芯片的型号为at26f004。

优选地，所述晶振采用25mhz的晶振。

三极管q1为pnp型三极管。

服务器在运行过程中，cpu将运行加工好数据通过pcie接口传输到主控芯片，主控芯片实时接收来自pcie接口数据，并通过内部转换机制实现pcie信号与sata信号的切换，之后将信息通过sata接口存储至扩展存储sata硬盘，反之，服务器下达寻址命令寻址至扩展存储sata硬盘，主控芯片读取硬盘中数据并转换成pcie信息传递至cpu或者内存供服务器加工处理。

本发明的有益效果在于，本发明的技术方案一颗pcie接口转换成2个sata接口，设计中数字电源靠近主控芯片引脚以便减少感抗，可以以较低成本提高服务器的利用率，实现存储容量的大幅提升。同时也可以为实验室设计测试及验证提供简易数据转换设备。

此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。

由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。

附图说明

图1为本实施例提供的一种服务器pcie接口转换sata接口的转换系统的电路连接图。

具体实施方式

下面结合附图并通过具体实施例对本发明进行详细阐述，以下实施例是对本发明的解释，而本发明并不局限于以下实施方式。

一种服务器pcie接口转换sata接口的转换系统，包括转换控制电路，所述控制电路包括主控芯片和存储器芯片；所述主控芯片与所述存储器芯片连接，所述主控芯片还连接有sata接口和pcie接口。

所述sata接口数量为两个，分别为第一sata接口j1和第二sata接口j2；

第一sata接口j1的2管脚通过第一电容c1连接到主控芯片u1的s_txp1引脚；

第一sata接口j1的3管脚通过第二电容c2连接到主控芯片u1的s_txn1引脚；

第一sata接口j1的5管脚通过第三电容c3连接到主控芯片u1的s_rxn1引脚；

第一sata接口j1的6管脚通过第四电容c4连接到主控芯片u1的s_rxp1引脚；

第一sata接口j1的1、4、7、8、9管脚接地；

第二sata接口j2的2管脚通过第五电容c5连接到主控芯片u1的s_txp0引脚；

第二sata接口j2的3管脚通过第六电容c6连接到主控芯片u1的s_txn0引脚；

第二sata接口j2的5管脚通过第七电容c7连接到主控芯片u1的s_rxn0引脚；

第二sata接口j2的6管脚通过第八电容c8连接到主控芯片u1的s_rxp0引脚；

第二sata接口j2的1、4、7、8、9管脚接地。

pcie接口u2的b14管脚连接到主控芯片u1的prxp0引脚；

pcie接口u2的b15管脚连接到主控芯片u1的prxn0引脚；

pcie接口u2的a16管脚通过第四十电容c40连接到主控芯片u1的ptxp0引脚；

pcie接口u2的a17管脚通过第四十一电容c41连接到主控芯片u1的ptxn0引脚；

pcie接口u2的a9、a10、b8管脚均连接到主控芯片u1的vddio引脚；

pcie接口u2的a1管脚与b17管脚连接，a1管脚和b17管脚均连接到系统主板端的poprsntx2de控制信号；

pcie接口u2的a13管脚连接到主控芯片u1的pclkp引脚；

pcie接口u2的a14管脚连接到主控芯片u1的pclkn引脚；

pcie接口u2的a4、a15、a18、a20、a12、b4、b7、b13、b16、b18、b21、b22引脚均接地。

存储芯片u3的1引脚连接到主控芯片u1的spics引脚；

存储芯片u3的2引脚连接到主控芯片u1的spido引脚；

存储芯片u3的5引脚连接到主控芯片u1的spidi引脚；

存储芯片u3的6引脚连接到主控芯片u1的spiclk引脚；

存储芯片u3的3、7、8引脚均连接到主控芯片u1的vddio引脚；

存储芯片u3的8引脚通过第三十八电容c38接地；

存储芯片u3的4引脚接地。

主控芯片u1的vcont_10引脚连接有三极管q1的基极，三极管q1的发射极连接有电源vcc，同时三极管q1的发射极通过第三十五电容c35接地，三极管q1的集电极连接到主控芯片u1的vdd_10引脚，同时三极管q1的集电极通过第三十四电容c34接地；

主控芯片u1的vdd_10引脚通过并联连接的第二十四电容c24、第二十五电容c25、第二十六电容c26、第二十七电容c27和第二十八电容c28接地，第二十四电容c24、第二十五电容c25、第二十六电容c26、第二十七电容c27和第二十八电容c28均为陶瓷电容，电源通过并联的陶瓷电容进行滤波；

主控芯片u1的vaa1引脚通过并联连接的第九电容c9、第十电容c10、第十一电容c11和第十二电容c12接地，vaa1引脚通过第一电感fb1连接到电源vcc，电源通过并联的电容进行滤波；

主控芯片u1的xtlout引脚通过第二电阻r2连接到主控芯片u1的xtl1引脚，xtlout引脚通过第一电阻r1连接有晶振y1的一端，晶振y1的另一端连接到主控芯片u1的xtl1引脚，主控芯片u1的xtlout引脚通过第三十六电容c36接地，主控芯片u1的xtl1引脚通过第三十七电容c37接地，主控芯片u1的vss引脚接地；

主控芯片u1的vddio引脚通过并联连接的第二十九电容c29、第三十电容c30、第三十一电容c31、第三十二电容c32和第三十三电容c33接地，第二十九电容c29、第三十电容c30、第三十一电容c31、第三十二电容c32和第三十三电容c33均为陶瓷电容，电源通过并联的陶瓷电容进行滤波。

主控芯片u1的vaa2_1引脚通过并联连接的第十三电容c13、第十四电容c14、第十五电容c15和第十六电容c16接地，vaa2_1引脚通过第二电感fb2连接到电源vcc，电源通过并联的电容进行滤波;

主控芯片u1的vaa2_0引脚通过并联连接的第十七电容c17、第十八电容c18、第十九电容c19和第二十电容c20接地，vaa2_0引脚通过第三电感fb3连接到电源vcc，电源vcc为1.8v电源，电源通过并联的电容进行滤波。

主控芯片u1的iset引脚连接到系统主板端的iset控制信号。

主控芯片u1的perst_n引脚连接到系统主板端的perst_n控制信号。

主控芯片u1的testmode引脚连接到系统主板端的testmode控制信号。

pcie接口u2的pcirstn管脚连接到系统主板端的pcirstn的控制信号。

主控芯片u1的型号为88se9170；存储芯片u3的型号为at26f004。

所述晶振y1采用25mhz的晶振。

三极管q1为pnp型三极管。

服务器在运行过程中，cpu将运行加工好数据通过pcie接口u2传输到主控芯片u1，主控芯片u1实时接收来自pcie接口u2数据，并通过内部转换机制实现pcie信号与sata信号的切换，之后将信息通过sata接口存储至扩展存储sata硬盘，反之，服务器下达寻址命令寻址至扩展存储sata硬盘，主控芯片u1读取硬盘中数据并转换成pcie信息传递至cpu或者内存供服务器加工处理。

主控系统采用一颗具备pcie2.0接口转换2口sata3.0的控制器，实现pciex8与sata3.0之间的转换，在本设计中，数字电源vdd设计必须靠近芯片引脚以便减少感抗，在电源vdd平面同时采用三种型号电容进行滤波处理，分别为：1nf与0.1uf和2.2uf的陶瓷电容器，其中2.2uf陶瓷去耦电容需要滤波器的低频电源噪声。模拟电源vcc通过1000pf与0.1uf和2.2uf电容进行滤波转换提供给pcie设备。整个系统采用25mhz的晶振进行驱动。

以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。