数据表决方法和设备与流程

本申请涉及数据控制技术领域，尤其涉及一种数据表决方法和设备。

背景技术：

在传统的应用电子系统设计中，需要根据设计要求的功能模块对整个系统进行综合，即根据设计要求的功能，寻找相应的集成电路，再根据设计要求的技术指标设计所选电路的连接形式和参数。这种设计的结果是一个以功能集成电路为基础，器件分布式的应用电子系统结构。设计结果能否满足设计要求不仅取决于电路芯片的技术参数，而且与整个系统印制电路板(printedcircuitboard；以下简称：pcb)的电磁兼容特性有关。同时，对于需要实现数字化的系统，往往还需要有单片机等参与，所以还必须考虑分布式系统对电路固件特性的影响。很明显，传统应用电子系统的实现采用的是分布功能综合技术，传统的应用电子系统的性能受到多种因素的影响，与理想的设计目标往往相差较远。

技术实现要素：

本申请旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本申请的第一个目的在于提出一种数据表决方法，以实现基于片上系统(systemonchip；以下简称：soc)实现数据的取二表决，提高应用电子系统的电磁兼容特性，使应用电子系统的性能接近理想的设计目标。

本申请的第二个目的在于提出一种数据表决设备。

本申请的第三个目的在于提出一种非临时性计算机可读存储介质。

为达上述目的，本申请第一方面实施例提出一种数据表决方法，包括：第一处理控制单元在同步任务周期内，向第二处理控制单元发送待表决的第一数据，并接收所述第二处理控制单元发送的待表决的第二数据；将所述待表决的第一数据和所述待表决的第二数据存储在所述第一处理控制单元的可编程逻辑器件中；进行数据表决，获取所述第一处理控制单元的可编程逻辑器件对所述待表决的第一数据和所述待表决的第二数据进行全等表决后的第一数据表决结果；将所述第一数据表决结果发送给所述第二处理控制单元，并接收所述第二处理控制单元发送的第二数据表决结果；根据所述第一数据表决结果和所述第二数据表决结果对所述第一数据进行处理。

本申请实施例的数据表决方法中，第一处理控制单元在同步任务周期内，向第二处理控制单元发送待表决的第一数据，并接收上述第二处理控制单元发送的待表决的第二数据，然后将上述待表决的第一数据和上述待表决的第二数据存储在上述第一处理控制单元的可编程逻辑器件中，进行数据表决，获取上述第一处理控制单元的可编程逻辑器件对待表决的第一数据和待表决的第二数据进行全等表决后的第一数据表决结果，最后将上述第一数据表决结果发送给第二处理控制单元，并接收第二处理控制单元发送的第二数据表决结果，根据第一数据表决结果和第二数据表决结果对上述第一数据进行处理，上述第一处理控制单元为第一soc处理控制单元，第二处理控制单元为第二soc处理控制单元，从而可以实现基于soc实现数据的取二表决，提高应用电子系统的电磁兼容特性，使应用电子系统的性能接近理想的设计目标，降低了应用电子系统的功耗和实现成本。

为达上述目的，本申请第二方面实施例提出了一种数据表决设备，包括：第一处理控制单元、第二处理控制单元和串行通信单元；所述第一处理控制单元，用于在同步任务周期内，向所述第二处理控制单元发送待表决的第一数据，并接收所述第二处理控制单元发送的待表决的第二数据；将所述待表决的第一数据和所述待表决的第二数据存储在所述第一处理控制单元的可编程逻辑器件中；进行数据表决，获取所述第一处理控制单元的可编程逻辑器件对所述待表决的第一数据和所述待表决的第二数据进行全等表决后的第一数据表决结果；将所述第一数据表决结果发送给所述第二处理控制单元，并接收所述第二处理控制单元发送的第二数据表决结果；以及根据所述第一数据表决结果和所述第二数据表决结果对所述第一数据进行处理；所述第二处理控制单元，用于向所述第一处理控制单元发送待表决的第二数据，以及向所述第一处理控制单元发送第二数据表决结果。

本申请实施例的数据表决设备中，第一处理控制单元在同步任务周期内，向第二处理控制单元发送待表决的第一数据，并接收上述第二处理控制单元发送的待表决的第二数据，然后第一处理控制单元将上述待表决的第一数据和上述待表决的第二数据存储在上述第一处理控制单元的可编程逻辑器件中，进行数据表决，获取上述第一处理控制单元的可编程逻辑器件对待表决的第一数据和待表决的第二数据进行全等表决后的第一数据表决结果，最后将上述第一数据表决结果发送给第二处理控制单元，并接收第二处理控制单元发送的第二数据表决结果，根据第一数据表决结果和第二数据表决结果对上述第一数据进行处理，上述第一处理控制单元为第一soc处理控制单元，第二处理控制单元为第二soc处理控制单元，从而可以实现基于soc实现数据的取二表决，提高应用电子系统的电磁兼容特性，使应用电子系统的性能接近理想的设计目标，降低了应用电子系统的功耗和实现成本。

为达上述目的，本申请第三方面实施例提出了一种非临时性计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的方法。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请数据表决方法一个实施例的流程图；

图2为本申请数据表决方法另一个实施例的流程图；

图3为本申请数据表决方法中的服务进程一个实施例的示意图；

图4为本申请数据表决方法另一个实施例的流程图；

图5为本申请数据表决方法再一个实施例的流程图；

图6为本申请数据表决设备一个实施例的结构示意图。

具体实施方式

下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。

对于soc来说，应用电子系统的设计是根据功能和参数要求设计系统，但与传统的应用电子系统设计有着本质的差别。soc不是以功能电路为基础的分布式系统综合技术，而是以功能ip核可复用技术为基础的系统固件和电路综合技术。首先，应用电子系统功能的实现不再针对功能电路进行综合，而是针对系统整体固件实现进行电路综合，也就是利用ip技术对系统整体进行电路结合。其次，电路设计的最终结果与ip功能模块和固件特性有关，而与pcb板上电路分块的方式和连线技术基本无关。因此，使设计结果的电磁兼容特性得到极大提高。换句话说，就是所设计的结果十分接近理想设计目标。

soc设计的关键技术主要包括总线架构技术、ip核可复用技术、软硬件协同设计技术、soc验证技术、可测性设计技术、低功耗设计技术、超深亚微米电路实现技术等，此外还要做嵌入式软件移植、开发研究，是一门跨学科的新兴研究领域。

图1为本申请数据表决方法一个实施例的流程图，如图1所示，可以包括：

步骤101，第一处理控制单元在同步任务周期内，向第二处理控制单元发送待表决的第一数据，并接收上述第二处理控制单元发送的待表决的第二数据。

步骤102，将上述待表决的第一数据和待表决的第二数据存储在第一处理控制单元的可编程逻辑器件中。

其中，上述第一处理控制单元的可编程逻辑器件可以为上述第一处理控制单元中的现场可编程门阵列(fieldprogrammablegatearray；以下简称：fpga)，当然上述可编程逻辑器件还可以采用其他的可编程逻辑器件，例如：复杂可编程逻辑器件(complexprogrammablelogicdevice；以下简称：cpld)，本实施例对上述可编程逻辑器件的具体形式不作限定。

步骤103，进行数据表决，获取上述第一处理控制单元的可编程逻辑器件对上述待表决的第一数据和上述待表决的第二数据进行全等表决后的第一数据表决结果。

本实施例中，第一处理控制单元发起数据表决，第一处理控制单元的可编程逻辑器件对该可编程逻辑器件保存的上述待表决的第一数据和上述待表决的第二数据进行全等表决，然后第一处理控制单元获取第一处理控制单元的可编程逻辑器件的第一数据表决结果。

步骤104，将上述第一数据表决结果发送给上述第二处理控制单元，并接收上述第二处理控制单元发送的第二数据表决结果。

步骤105，根据第一数据表决结果和第二数据表决结果对上述第一数据进行处理。

本实施例中，第一处理控制单元获取第一数据表决结果之后，将上述第一数据表决结果发送给上述第二处理控制单元，并接收上述第二处理控制单元发送的第二数据表决结果，也就是说，第一处理控制单元与第二处理控制单元交换数据表决结果，后续第一处理控制单元将依据上述第一数据表决结果和第二数据表决结果对第一数据进行处理。

本实施例中，第一处理控制单元为第一soc处理控制单元，第二处理控制单元为第二soc处理控制单元。

上述数据表决方法中，第一处理控制单元在同步任务周期内，向第二处理控制单元发送待表决的第一数据，并接收上述第二处理控制单元发送的待表决的第二数据，然后将上述待表决的第一数据和上述待表决的第二数据存储在上述第一处理控制单元的可编程逻辑器件中，进行数据表决，获取上述第一处理控制单元的可编程逻辑器件对待表决的第一数据和待表决的第二数据进行全等表决后的第一数据表决结果，最后将上述第一数据表决结果发送给第二处理控制单元，并接收第二处理控制单元发送的第二数据表决结果，根据第一数据表决结果和第二数据表决结果对上述第一数据进行处理，第一处理控制单元为第一soc处理控制单元，第二处理控制单元为第二soc处理控制单元，从而可以实现基于soc实现数据的取二表决，提高应用电子系统的电磁兼容特性，使应用电子系统的性能接近理想的设计目标，降低了应用电子系统的功耗和实现成本。

图2为本申请数据表决方法另一个实施例的流程图，如图2所示，本申请图1所示实施例中，步骤101可以包括：

步骤201，第一处理控制单元在同步任务周期内，通过串行通信单元向第二处理控制单元发送待表决的第一数据，并接收第二处理控制单元通过上述串行通信单元发送的待表决的第二数据。

本实施例中，第一处理控制单元和第二处理控制单元是电气上隔离，分别与串行通信单元连接。串行通信单元是数字隔离通信，本实施例中使用8个通道，实现全双工通信。

进一步地，在第一处理控制单元在同步任务周期内，向第二处理控制单元发送待表决的第一数据之后，第一处理控制单元还可以接收第二处理控制单元通过串行通信单元发送的数据应答；

在接收第二处理控制单元发送的待表决的第二数据之后，还可以通过上述串行通信单元向上述第二处理控制单元发送数据应答。

也就是说，本实施例中，为保证数据的完整性及状态，传输待表决的数据的过程需要应答，如图3所示，图3为本申请数据表决方法中的服务进程一个实施例的示意图，从图3中可以看出，传输待表决的数据的过程可以由一方处理控制单元发起，另一方处理控制单元进行响应确认。

图4为本申请数据表决方法另一个实施例的流程图，如图4所示，本申请图1所示实施例中，步骤103之前，还可以包括：

步骤401，通过串行通信单元向上述第二处理控制单元发送控制命令请求，接收上述第二处理控制单元通过串行通信单元发送的控制命令应答，上述控制命令应答携带待表决的第一数据传输完成的数据传输状态信息。

步骤402，接收上述第二处理控制单元通过串行通信单元发送的控制命令请求，通过上述串行通信单元向上述第二处理控制单元发送控制命令应答，上述控制命令应答携带待表决的第二数据传输完成的数据传输状态信息。

也就是说，在进行数据表决之前，第一处理控制单元需要与第二处理控制单元交换控制命令，获取待表决的第一数据的数据传输状态，同样参见图3，控制命令的交互过程同样可以由一方处理控制单元发起，另一方处理控制单元进行响应确认。

图5为本申请数据表决方法再一个实施例的流程图，如图5所示，本申请图1所示实施例中，步骤104可以包括：

步骤501，将上述第一数据表决结果通过串行通信单元发送给第二处理控制单元，并接收第二处理控制单元通过上述串行通信单元发送的第二数据表决结果。

参见图3，数据表决结果的交互过程同样可以由一方处理控制单元发起，另一方处理控制单元进行响应确认。

本申请实施例提供的数据表决方法，是基于soc实现的取二表决方法。soc关键技术主要包括总线架构技术、ip核可复用技术、软硬件协同设计技术、soc验证技术、可测性设计技术、低功耗设计技术和超深亚微米电路。在性能、成本、功耗、可靠性，以及生命周期与适用范围各方面都有明显的优势。本实施例提供的数据表决方法基于soc-fpga，实现了高速数字隔离串行通信，并行处理，可编程，实时性高；并且通过三种数据传输服务协议实现了数据可靠传输，数据同步。

图6为本申请数据表决设备一个实施例的结构示意图，如图6所示，上述数据表决设备可以包括：第一处理控制单元61、第二处理控制单元62和串行通信单元63；其中，第一处理控制单元61包括可编程逻辑器件611；

其中，第一处理控制单元61，用于在同步任务周期内，向第二处理控制单元62发送待表决的第一数据，并接收第二处理控制单元62发送的待表决的第二数据；将上述待表决的第一数据和上述待表决的第二数据存储在上述第一处理控制单元61的可编程逻辑器件中；进行数据表决，获取上述第一处理控制单元61的可编程逻辑器件对上述待表决的第一数据和上述待表决的第二数据进行全等表决后的第一数据表决结果；将上述第一数据表决结果发送给上述第二处理控制单元62，并接收第二处理控制单元62发送的第二数据表决结果；以及根据第一数据表决结果和第二数据表决结果对上述第一数据进行处理；

第二处理控制单元62，用于向第一处理控制单元61发送待表决的第二数据，以及向第一处理控制单元61发送第二数据表决结果。

其中，上述第一处理控制单元61的可编程逻辑器件可以为上述第一处理控制单元61中的fpga，当然上述可编程逻辑器件还可以采用其他的可编程逻辑器件，例如：cpld，本实施例对上述可编程逻辑器件的具体形式不作限定。

本实施例中，第一处理控制单元61发起数据表决，第一处理控制单元61的可编程逻辑器件611对该可编程逻辑器件611保存的上述待表决的第一数据和上述待表决的第二数据进行全等表决，然后第一处理控制单元61获取第一处理控制单元61的可编程逻辑器件611的第一数据表决结果。

本实施例中，第一处理控制单元61获取第一数据表决结果之后，将上述第一数据表决结果发送给上述第二处理控制单元62，并接收上述第二处理控制单元62发送的第二数据表决结果，也就是说，第一处理控制单元61与第二处理控制单元62交换数据表决结果，后续第一处理控制单元61将依据上述第一数据表决结果和第二数据表决结果对第一数据进行处理。

本实施例中，第一处理控制单元61可以为第一soc处理控制单元，第二处理控制单元62可以为第二soc处理控制单元。

本实施例中，第一处理控制单元61，具体用于在同步任务周期内，通过串行通信单元63向第二处理控制单元62发送待表决的第一数据，并接收第二处理控制单元62通过上述串行通信单元63发送的待表决的第二数据。

本实施例中，第一处理控制单元61和第二处理控制单元62是电气上隔离，分别与串行通信单元63连接。串行通信单元63是数字隔离通信，本实施例中使用8个通道，实现全双工通信。

进一步地，第一处理控制单元61，还用于在向第二处理控制单元62发送待表决的第一数据之后，接收上述第二处理控制单元62通过串行通信单元63发送的数据应答；以及在接收上述第二处理控制单元62发送的待表决的第二数据之后，通过上述串行通信单元63向上述第二处理控制单元62发送数据应答。

也就是说，本实施例中，为保证数据的完整性及状态，传输待表决的数据的过程需要应答，如图3所示，传输待表决的数据的过程可以由一方处理控制单元发起，另一方处理控制单元进行响应确认。

进一步地，第一处理控制单元61，还用于在进行数据表决之前，通过串行通信单元63向上述第二处理控制单元62发送控制命令请求；接收上述第二处理控制单元62通过上述串行通信单元63发送的控制命令应答，上述控制命令应答携带待表决的第一数据传输完成的数据传输状态信息；以及，接收上述第二处理控制单元62通过串行通信单元63发送的控制命令请求，通过上述串行通信单元63向上述第二处理控制单元62发送控制命令应答，上述控制命令应答携带待表决的第二数据传输完成的数据传输状态信息。

也就是说，在进行数据表决之前，第一处理控制单元61需要与第二处理控制单元62交换控制命令，获取待表决的第一数据的数据传输状态，同样参见图3，控制命令的交互过程同样可以由一方处理控制单元发起，另一方处理控制单元进行响应确认。

本实施例中，第一处理控制单元61，具体用于将上述第一数据表决结果通过串行通信单元63发送给第二处理控制单元62，并接收第二处理控制单元62通过串行通信单元63发送的第二数据表决结果。

参见图3，数据表决结果的交互过程同样可以由一方处理控制单元发起，另一方处理控制单元进行响应确认。

本申请实施例提供的数据表决设备，是基于soc实现的取二表决设备。soc关键技术主要包括总线架构技术、ip核可复用技术、软硬件协同设计技术、soc验证技术、可测性设计技术、低功耗设计技术和超深亚微米电路。在性能、成本、功耗、可靠性，以及生命周期与适用范围各方面都有明显的优势。本实施例提供的数据表决设备基于soc-fpga，实现了高速数字隔离串行通信，并行处理，可编程，实时性高；并且通过三种数据传输服务协议实现了数据可靠传输，数据同步。

本申请还提供一种非临时性计算机可读存储介质，其上存储有计算机程序，上述计算机程序被处理器执行时实现本申请实施例提供的数据表决方法。

上述非临时性计算机可读存储介质可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(ram)、只读存储器(readonlymemory；以下简称：rom)、可擦式可编程只读存储器(erasableprogrammablereadonlymemory；以下简称：eprom)或闪存、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括——但不限于——电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括——但不限于——无线、电线、光缆、rf等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本申请操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如java、smalltalk、c++，还包括常规的过程式程序设计语言—诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(localareanetwork；以下简称：lan)或广域网(wideareanetwork；以下简称：wan)连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(randomaccessmemory；以下简称：ram)，只读存储器(readonlymemory；以下简称：rom)，可擦除可编辑只读存储器(erasableprogrammablereadonlymemory；以下简称：eprom)或闪速存储器，光纤装置，以及便携式光盘只读存储器(compactdiscreadonlymemory；以下简称：cd-rom)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(programmablegatearray；以下简称：pga)，现场可编程门阵列(fieldprogrammablegatearray；以下简称：fpga)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。