本发明涉及服务器内存验证领域，具体涉及一种基于numa架构的非易失内存验证平台。
背景技术：
内存又叫做主存，是cpu能直接寻址的存储空间，由半导体器件制成。内存的特点是访问数据的速率快。内存做为服务器上必不可少的关键部件，承担着cpu和外部设备之间缓存的角色，具有快速、容量大等特点。
ddrdram(doubledatarate双倍速率同步动态随机存储器)，即支持倍速资料传输的内存芯片，它是目前sdram的更新产品。ddr的核心建立在sdram的基础上，但在速度和容量上都有了提高。首先，它使用了更多、更先进的同步电路。其次，ddr使用了delay-lockedloop(dll，延时锁定回路)来提供一个数据滤波信号(datastrobesignal)。当数据有效时，存储器控制器可使用这个数据滤波信号来精确定位数据，每16位输出一次，并且同步来自不同的双存储器模块的数据。它不需要提高时钟频率就能加倍提高sdram的速度，并且允许在时钟脉冲的上升沿和下降沿读出数据，因而在相同频率下，其速度是标准sdram的两倍。由于其技术特点，必须每隔一段时间进行刷新操作，才能保持存储介质中的数据的稳定性，一旦掉电，存储的数据就会丢失。针对ddrdram存储装置的这一弱点，目前各厂商都致力于发展非易失内存技术。
非易失内存技术目前主要采用有两种实现方式：一是采用新的存储介质的内存条，如pcm、mram,由于介质本身存在掉电非易失性，且读写速度较快，可以作为良好的内存介质；二是使用当前成熟的存储介质flash，采用pcie总线进行链接，此时flash卡会作为一个pcie设备被访问。但是上述的两种方式都存在问题：采用新的存储介质方式时，因为新的存储介质技术正在发展阶段还不成熟，受限于目前技术水平，其存储容量无法做到很大，无法满足目前实际需求的要求；第二种方式虽然技术手段较为成熟，但本质上并非紧耦合架构，其实际使用时候延时较大，后续很难有新的突破。
numa(nonuniformmemoryaccessarchitecture非统一内存访问)是一种用于多处理器的电脑记忆体设计，内存访问时间取决于处理器的内存位置。在numa下，处理器访问它自己的本地存储器的速度比非本地存储器(存储器的地方到另一个处理器之间共享的处理器或存储器)快一些。numa架构在逻辑上遵循对称多处理(smp)架构。numa通过提供分离的存储器给各个处理器，避免当多个处理器访问同一个存储器产生的性能损失来试图解决这个问题。对于涉及到分散的数据的应用，numa可以通过一个共享的存储器提高性能至n倍,而n大约是处理器(或者分离的存储器)的个数。
现在生产制造非易失内存产品的主要是国外厂商，对于该技术的国内空白以及现有技术存在的问题，
本技术：
发明一种基于numa架构的非易失内存验证平台。
技术实现要素：
本发明所述的基于numa架构的非易失内存验证平台的结构设计如下：非易失内存的验证平台与intelcpu平台通过背板相连。本发明所述的基于numa架构的非易失内存的验证平台包括四颗fpga(field－programmablegatearray即现场可编程门阵列)，8个ddr3udimm槽，2个so-dimm卡槽，非易失内存条插在ddr3udimm上，总线上的数据最终存入ddr3so-dimm。so-dimm(smalloutlinedualin-linememorymodule小外形双列内存模组)，它是一种类型的计算机内存模组。相对于dimm来说，so-dimm具有更小的外形尺寸，主要用于笔记本电脑等一些对尺寸有较高要求的使用场合。
具体地，本申请请求保护一种基于numa架构的非易失内存验证平台，其特征在于，该平台具体包括：四颗fpga，分别为f0,f1,f2,f3；8个ddr3udimm槽，2个so-dimm卡槽；该非易失内存验证平台与intelcpu平台通过背板相连；其中，该intelcpu平台包括4路intel服务器，分别为cpu0、cpu1、cpu2、cpu3，每个cpu的一组qpi总线通过背板连出；
f0与cpu0、cpu1的qpi总线通过背板相连，f2与cpu2、cpu3的qpi总线通过背板相连；
f0和f2通过高速互联总线相连；f0、f2负责将qpi总线协议转化为ni总线；
f1、f3负责将ni总线数据转化成ddr3数据，存入ddr3so-dimm，同时ddr3so-dimm作为缓存，将数据存入非易失内存条，非易失内存条插在ddr3udimm上面。
如上所述的基于numa架构的非易失内存验证平台，其特征还在于，非易失内存条包括6颗500mb容量的flash芯片，每2颗互为镜像，组成一个通道，共3个通道。
附图说明
图1、非易失内存验证平台框架图
具体实施方式
下面结合附图1对本发明所述的非易失内存验证平台的具体实施例进行说明。
1.所述intelcpu平台为intelcpu平台包括4路intel服务器，cpu编号为cpu0、cpu1、cpu2、cpu3，其中每个cpu的一组qpi总线通过背板连出；
2.所述非易失内存验证平台采用fpga作为主芯片，由于该部分功能占用资源较大，因此，根据其功能划分，采用4颗xilinxvirtex7系列fpga，分别是：f0，f1，f2，f3；
3.f0与cpu0、cpu1的qpi总线通过背板相连，f2与cpu2、cpu3的qpi总线通过背板相连；f2和f0通过高速互联总线相连；
f0、f2负责将qpi总线协议转化为ni(nodeinterface)总线；
f1、f3负责将ni总线数据转化成ddr3数据，存入ddr3so-dimm，同时ddr3so-dimm作为缓存，将数据存入非易失内存条，非易失内存条插在ddr3udimm上面。
4.非易失内存条包括6颗500mb容量的flash芯片，每2颗互为镜像，组成一个通道，共3个通道，总容量为1.5tb。
显而易见地，上面所示的仅仅是本发明的一个具体实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据上述实施例获得其他的技术方案，以及在本发明保护的范围内做出的等同变化均应落入本发明的保护范围内，都属于本发明保护的范围。
综上所述，本发明技术方案针对现有方案的不足，提出一种numa架构的非易失内存验证平台，填补了国内该方向的空白，并为今后相关领域的开发提供有力的技术支持，极大地提高了研发测试、生产效率。