本发明涉及产品包装领域，尤其是一种包装数粒信号产生方法。
背景技术：
光电式检测计数技术主要是依靠红外线传感器发射出的光线检测在检测通道中的药粒等颗粒检测物，接收传感器由于颗粒检测物的遮挡而产生脉冲信号，用于进行计数和记录。由于颗粒检测物的形状不规整、平移或者斜坡滑移的抖动、下落的翻转等原因，造成光电式传感器产生的计数脉冲含有前沿、后沿抖动干扰脉冲，将其直接作为计数脉冲时，会造成计数误差。
线阵ccd/cmos技术是一种连续数粒方法，ccd/cmos摄像头可对通道上物料进行扫描计数，达到设定数量时停止供料，与红外传感器技术相比，其计数精度和速度有提高，但成本高。
技术实现要素：
为了解决现有数粒信号所存在的问题，本发明提供了一种包装数粒信号产生方法，由包括数粒信号传感器、可控可逆计数器、抗干扰阈值选择器、rom存储器、rs触发器、振荡器的电路实现。
由数粒初始脉冲的电平状态以及加计数限幅控制信号、减计数限幅控制信号控制可逆限幅计数器处于加计数状态，或者处于减计数状态，或者处于限幅保持状态；可逆限幅计数器的输出为对采样时钟脉冲进行计数的限幅累积计数值。
数粒信号传感器输出数粒初始脉冲；可控可逆计数器的输入为数粒初始脉冲、采样时钟脉冲、加计数限幅控制信号和减计数限幅控制信号，输出为对采样时钟脉冲进行计数的限幅累积计数值，限幅累积计数值为下限幅值为0、上限幅值为6的3位二进制数；抗干扰阈值选择器输出抗干扰阈值，抗干扰阈值为大于等于0且小于等于2的2位二进制数；rom存储器的输入为限幅累积计数值和抗干扰阈值，输出为第一置位信号、第二置位信号、加计数限幅控制信号和减计数限幅控制信号；rs触发器的输入为第一置位信号和第二置位信号，输出为包装数粒信号产生电路的数粒计数脉冲；振荡器输出采样时钟脉冲。
可控可逆计数器由具有单时钟输入的可逆计数器和限幅及加减控制电路组成；所述可逆计数器具有加减控制输入端和使能输入端。数粒初始脉冲直接或者是经反相器连接至可逆计数器的加减控制输入端，对可逆计数器的加计数状态、减计数状态进行控制。限幅及加减控制电路输出使能控制信号并连接至可逆计数器的使能输入端；可逆计数器处于加计数状态且加计数限幅控制信号有效时，或者是可逆计数器处于减计数状态且减计数限幅控制信号时，限幅及加减控制电路输出的使能控制信号无效，否则有效；使能控制信号无效时，可逆计数器不对采样时钟脉冲进行计数。
由rom存储器对限幅累积计数值是否大于等于6-m以及限幅累积计数值是否小于等于m进行判别，并产生控制数粒计数脉冲电平状态的信号去控制数粒计数脉冲的电平状态。rom存储器有5位地址输入端和4位数据输出端；5位地址输入端中的3位连接至可控可逆计数器输出端，用于输入限幅累积计数值；5位地址输入端中的另外2位连接至抗干扰阈值选择器输出端，用于输入抗干扰阈值；rom存储器的4位数据输出端分别输出第一置位信号、第二置位信号和加计数限幅控制信号、减计数限幅控制信号。
第一置位信号连接至rs触发器的置位输入端，第二置位信号连接至rs触发器的复位输入端；输出脉冲从rs触发器的同相输出端或者反相输出端输出。
抗干扰阈值选择器由第一阈值选择开关、第二阈值选择开关、第一上拉电阻、第二上拉电阻组成。第一阈值选择开关与第一上拉电阻串联，以及第二阈值选择开关与第二上拉电阻串联后，再并联至供电电源；从第一阈值选择开关与第一上拉电阻串联节点和第二阈值选择开关与第二上拉电阻串联节点输出抗干扰阈值。
本发明的有益效果是：能够自动滤除数粒脉冲信号中的正窄脉冲干扰和负窄脉冲干扰，也能够滤除连续的正窄脉冲干扰或者是连续的负窄脉冲干扰；滤除脉冲干扰的效果能够通过改变抗干扰阈值的大小进行调节。
附图说明
图1为包装数粒信号产生电路实施例；
图2为数粒信号传感器实施例；
图3为可控可逆计数器实施例；
图4为抗干扰阈值选择器和rom存储器实施例；
图5为rs触发器实施例；
图6为振荡器实施例；
图7为包装数粒信号产生电路的抗干扰效果示意图。
具体实施方式
以下结合附图对本发明作进一步说明。
如图1所示为包装数粒信号产生电路实施例。图1中，数粒信号传感器100输出数粒初始脉冲p1；可控可逆计数器101的输入为数粒初始脉冲p1、采样时钟脉冲clk、加计数限幅控制信号ku和减计数限幅控制信号kd，输出为限幅累积计数值x1，限幅累积计数值x1的上、下限幅值分别为6、0；抗干扰阈值选择器103输出抗干扰阈值m；rom存储器102的输入为限幅累积计数值x1和抗干扰阈值m，输出为第一置位信号se1、第二置位信号re1、加计数限幅控制信号ku和减计数限幅控制信号kd；rs触发器104的输入为第一置位信号se1和第二置位信号re1，输出为包装数粒信号产生电路的数粒计数脉冲p2；振荡器105输出采样时钟脉冲clk。
图2为数粒信号传感器实施例，采用欧姆龙对射式光电开关，投光器201的型号为e3zg-t61-s；受光器202的型号为e3zg-t61-s，其输出端out1采用npn三极管集电极开路输出，电阻r201为其集电极电阻，数粒初始脉冲p1从受光器202的out1端输出。图2中，+vcc为光电开关的供电电源，gnd为公共地。数粒信号传感器也可以采用其他对射式光电开关或光幕传感器，光电开关或光幕传感器的脉冲输出形式也可以是其他形式的输出类型。数粒信号传感器安装在被数粒计数产品经过的通道上；所述通道可以是单列物体输送带通道，也可以是物体包装前的斜坡滚落通道或者落下通道，等等。
图3为可控可逆计数器的实施例。图3中，t触发器ff1、ff2、ff3和非门fn1，与门fa4、fa5、fa6、fa7，或门fo1、fo2组成可逆计数器，与非门fa1、fa2、fa3组成限幅控制电路，他们共同组成可控可逆计数器；t触发器ff1、ff2、ff3的触发输入cp均为下降沿有效。数粒初始脉冲p1的电平状态包括高电平和低电平，图3实施例中，p1的高电平、低电平状态分别为加计数控制状态、减计数控制状态。也可以令p1的高电平、低电平状态分别为减计数控制状态、加计数控制状态。
图3的可逆计数器输入中，ce来自限幅控制电路输出，x11、x12及其反相输入信号来自t触发器ff1、ff2的同相及反相输出端；数粒初始脉冲p1和采样时钟脉冲clk来自可控可逆计数器外部；ce为可逆计数器的使能输入端，p1接至的输入端为可逆计数器的加减控制输入端。当ce＝0时，与门fa4、fa5、fa6、fa7全部输出为0，使或门fo1、fo2全部输出为0，ff1、ff2、ff3的t输入端全部为0，可逆计数器保持输出不变。当ce＝1、p1为1时，t触发器ff1的t输入端为1，变为t′触发器；p1使与门fa4、fa6开放，ff2的t输入端在x11等于1时为1、ff3的t输入端在x11、x12同时等于1时为1，可逆计数器工作在同步加法计数状态，即可控可逆计数器在采样时钟脉冲clk的下降沿进行加计数。当ce＝1、p1为0时，t触发器ff1的t输入端为1，变为t′触发器；p1通过非门fn1使与门fa5、fa7开放，ff2的t输入端在x11等于0时为1、ff3的t输入端在x11、x12同时等于0时为1，可逆计数器工作在同步减法计数状态，即可控可逆计数器在采样时钟脉冲clk的下降沿进行减计数。令p1经过反相器接至图3中的可逆计数器的加减控制输入端时，则p1的高电平、低电平分别控制可控可逆计数器处于减计数状态、加计数状态。
图3限幅控制电路的输入信号加计数限幅控制信号ku、减计数限幅控制信号kd和计数初始脉冲p1全部来自可控可逆计数器外部，加计数限幅控制信号ku和减计数限幅控制信号kd均高电平有效，即ku为1时进行加计数限幅，kd为1时进行减计数限幅。当p1为1、ku为1时，与非门fa1输出低电平，与门fa3输出低电平，ce＝0；或者是当p1为0、kd为1时，与非门fa2输出低电平，与门fa3输出低电平，ce＝0。当ce为0时，可控可逆计数器处于限幅保存状态，在采样时钟脉冲clk的下降沿不计数。
图3中，t触发器ff3、ff2、ff1只在他们的时钟输入端cp输入的采样时钟脉冲clk的下降沿时刻，由p1的状态来控制其是否进行计数以及进行加计数还是减计数；在clk的非下降沿时刻，p1的变化不影响ff3、ff2、ff1输出的x13、x12、x11。可控可逆计数器的输出由采样时钟脉冲下降沿时刻的p1值来控制改变，即可控可逆计数器的输出与采样时钟脉冲下降沿时刻p1的采样值相关，受采样时钟脉冲下降沿时刻p1的采样值控制。可控可逆计数器的输出也可以由采样时钟脉冲上升沿时刻的p1值来控制改变。
图3中的t触发器可以使用jk触发器或者d触发器构成，例如，将jk触发器的j、k输入端并联作为t输入端。可控可逆计数器也可以采用74hc191、cd4516等可逆计数器结合门电路组成。
图4为抗干扰阈值选择器和rom存储器实施例。抗干扰阈值选择器由电阻r91、r90和阈值选择开关k91、k90组成；+vcc为供电电源，gnd为公共地。图4中，抗干扰阈值选择器输出的抗干扰阈值m由y11、y10组成；抗干扰阈值m在0、1、2之中取值，即y11、y10的取值只能是0、0，或者是0、1，或者是1，0，通过阈值选择开关k91、k90进行选择设置。抗干扰阈值选择器可以由多位二进制拨码开关，或者是bcd拨码开关，或者是多个普通开关加上拉电阻，或者是控制0、1输出的多个上拉电阻及电路短接点，以及其他能够输出多位二进制设定值的电路组成。
图4中，rom器件fr1组成rom存储器。rom存储器的功能是，将抗干扰阈值m和限幅累积计数值x1作为地址信号输入，第一置位信号se1和第二置位信号re1作为数据输出；rom存储器根据当前输入的抗干扰阈值m，以及限幅累积计数值x1的大小，确定输出的第一置位信号se1和第二置位信号re1分别是否有效；根据限幅累积计数值x1的大小，确定加计数限幅控制信号ku和减计数限幅控制信号kd分别是否有效。
fr1有5位地址输入，即图4中fr1的地址输入端a4-a0；fr1有4位数据输出端，即图4中fr1的数据输出端d3、d2、d1、d0。设fr1的地址输入端a2、a1、a0分别输入限幅累积计数值x1的x13、x12、x11，地址输入端a4、a3分别输入抗干扰阈值m的y11、y10，fr1的数据输出端d3、d2、d1、d0分别为加计数限幅控制信号ku、减计数限幅控制信号kd、第一置位信号se1和第二置位信号re1，则fr1中各地址单元的内容见表1。
表1rom存储器存储单元内容
表1中，d1、d0输出的第一置位信号se1和第二置位信号re1均为高电平有效。以rom存储器中存储单元01010为例，存储单元地址中的抗干扰阈值m部分为01，故m的数值是1；存储单元地址中的限幅累积计数值部分为010，故限幅累积计数值x1为2；由于限幅累积计数值x1不满足大于等于6-m的条件，因此d1＝0；由于限幅累积计数值x1不满足小于等于m的条件，因此d0＝0。再以rom存储器中存储单元10101为例，m的数值是2，限幅累积计数值x1等于5；由于限幅累积计数值x1满足大于等于6-m的条件，因此d1＝1；由于限幅累积计数值x1不满足小于等于m的条件，因此d0＝0。
当抗干扰阈值m为0时，地址a4、a3输入的y11、y10为0、0，此时，当限幅累积计数值x1小于等于0时，输出re1为高电平，否则re1为低电平，表1中，只有地址a4-a0为00000时才满足此条件；当限幅累积计数值x1大于等于6时，输出se1为高电平，否则se1为低电平，表1中，地址a4-a0为00110时满足此条件；此外，当限幅累积计数值x1输出超限，即x1等于7时，亦输出se1为高电平。
当抗干扰阈值m为1时，地址a4、a3输入的y11、y10为0、1，此时，包括x1的超限状态，当限幅累积计数值x1大于等于5时，输出se1为高电平，否则se1为低电平；表1中，地址a4-a0为01101、01110、01111时满足此条件；当限幅累积计数值x1小于等于1时，输出re1为高电平，否则re1为低电平，表1中，地址a4-a0为010000、01001时满足此条件。
当抗干扰阈值m为2时，地址a4、a3输入的y11、y10为1、0，此时，当限幅累积计数值x1大于等于4时，输出se1为高电平，否则se1为低电平，表1中，地址a4-a0中共有10100、10101、10110、10111等4个输入满足此条件；当限幅累积计数值x1小于等于2时，输出re1为高电平，否则re1为低电平，表1中，地址a4-a0中共有10000、10001、10010等3个输入满足此条件。
正常情况下，m只在0、1、2之中取值。为避免在设置m时误将m设置为3时，即将抗干扰阈值选择器中的阈值选择开关k91、k90全部断开时，系统出现不可预知的情况，在确定rom存储器中存储单元内容时，可以将m被误设置为3的情况当成m为0，或者为1，或者为2中的一种进行确定。例如，m被误设置为3时，将其作为m＝2的情况进行处理；以rom存储器中存储单元11010为例，存储单元地址中的抗干扰阈值m部分为地址的高2位，故m的数值误设为3，取m＝2；存储单元地址中的限幅累积计数值部分为地址的低2位，x1为2；由于限幅累积计数值x1不满足大于等于6-m的条件，因此d1＝0；由于满足限幅累积计数值x1小于等于m的条件，因此d0＝1。当考虑m的误设置情况，rom存储器的高2位包括00、01、10、11种情况时，共使用了rom存储器中的32个存储单元，即包括了5位二进制地址输入所对应的所有单元。
将表1中各存储单元存储的d1、d0内容反相，即0变1、1变0时，输出的第一置位信号se1和第二置位信号re1均为低电平有效。
rom输出的d3为加计数限幅控制信号ku，实施例的ku高电平有效，当限幅累积计数值x1大于等于6时，相应储存单元的内容为1，否则为0；rom输出的d2为减计数限幅控制信号kd，kd高电平有效，当限幅累积计数值x1等于0时，相应储存单元的内容为1，否则为0。当ku、kd低电平有效时，只需将相应d3、d2各存储单元存储的内容反相即可。
抗干扰阈值m的各二进制位和限幅累积计数值的各二进制位与rom存储器的二进制地址各位之间的对应关系可以采用任意的一一对应关系。以实施例为例，可以将m的y11、y10与地址输入端a1、a0分别对应，x1的x13、x12、x11与地址输入端a4、a3、a2分别一一对应；或者是将m的y11、y10与地址输入端a1、a0分别对应，x1的x11、x12、x13与地址输入端a4、a3、a2分别一一对应；或者是将y11、x11、x12、y10、x13与地址输入端a4、a3、a2、a1、a0分别一一对应，等等。只是此时仍然需要根据输入的二进制顺序y11、y10来确定m的值，根据输入的二进制顺序x13、x12、x11来确定x1的值，再根据m、x1确定相应存储单元的内容。
图5为rs触发器实施例。图5中，或非门fo3、fo4组成rs触发器，第一置位信号se1和第二置位信号re1均高电平有效；第一置位信号se1为rs触发器的置位信号，第二置位信号re1为rs触发器的复位信号；数粒计数脉冲从rs触发器的同相输出端或者反相输出端输出。当se1有效、re1无效时，将从同相输出端fo4输出的数粒计数脉冲p2置为1；se1无效、re1有效时，将数粒计数脉冲p2置为0；当se1和re1均无效时，数粒计数脉冲p2的状态不变。数粒计数脉冲p2也可以从反相输出端，即或非门fo3输出端输出。rs触发器也可以采用其他形式的rs触发器。
从表1可以看出，由于抗干扰阈值m为小于3的非负整数，第一置位信号se1和第二置位信号re1不可能同时有效，因此，rs触发器的输出不会出现逻辑状态不确定的情况。
图6为振荡器实施例。图6中，cmos非门fn2和fn3、电阻r97、电容c97组成多谐振荡器，采样时钟脉冲clk从fn3输出端输出，clk的频率通过调整电阻r97、电容c97的值来改变。振荡器还可以采用其他类型的多谐振荡器。
图7为包装数粒信号产生电路的抗干扰效果示意图。设抗干扰阈值m选择1，当限幅累积计数值x1大于等于5时，se1有效，将数粒计数脉冲p2置为1；当限幅累积计数值x1小于等于1时，re1有效，将数粒计数脉冲p2置为0；当限幅累积计数值x1大于1且小于5时，se1和re1均无效，数粒计数脉冲p2维持状态不变。图7中给出了15个采样时钟脉冲clk对数粒初始脉冲p1的采样值p1*，以及得到的数粒计数脉冲p2。采样值p1*为采样时钟脉冲clk计数边沿时数粒初始脉冲p1的值；由数粒初始脉冲的2种状态分别控制可控可逆计数器对采样时钟脉冲clk进行加计数或者减计数，实质是由采样时钟脉冲clk计数边沿时数粒初始脉冲p1的值分别控制可控可逆计数器对采样时钟脉冲clk进行加计数或者减计数。设在图7中clk的采样点1之前得到的6个p1*采样值均为0，数粒计数脉冲p2为0。图7中，数粒初始脉冲p1在clk的采样点2前至采样点3后出现了正脉冲干扰，导致p1*在采样点2、采样点3采样得到干扰采样值1；数粒初始脉冲p1在clk的采样点4至采样点5之间出现了正窄脉冲干扰，但该正窄脉冲宽度小于采样周期且处于2个采样点之间，未影响p1*的采样结果，即采样过程自动滤除了该正窄脉冲干扰；数粒初始脉冲p1在clk的采样点7之后开始从0变1，从0变1过程中出现了2次边沿抖动，采样点8、采样点9的值分别为1、1，采样点7之后的第1次边沿抖动也被采样过程自动滤除。图7中，在时钟脉冲clk的采样点1至采样点15得到的采样值p1*、限幅累积计数值x1和数粒计数脉冲p2见表2。
表2采样点1-15的采样值p1*、限幅累积计数值x1和数粒计数脉冲p2
观察表2中采样点的情况，在采样点1-2，x1小于等于1，re1有效，se1无效，p2被置为0；在采样点3，x1大于1且小于5，se1、re1均无效，p2维持为0；在采样点4-8，x1小于等于1，re1有效，se1无效，p2被置为0；在采样点9-11，x1大于1且小于5，se1、re1均无效，p2维持为0；在采样点12-15，x1大于等于5，se1有效，re1无效，p2被置为1。显然，在连续的6个p1*采样值中，直到图7的采样点12，才满足限幅累积计数值x1大于等于5的条件，第一置位信号se1有效，数粒计数脉冲p2由0变1。在表2中的采样点5，x1已经达到了下限幅值0，在采样点6和7，p1*＝0(即此时的p1＝0)，x1也不再进行减计数，x1维持为下限幅值0；在表2中的采样点13，x1已经达到了上限幅值6，在采样点14和15，p1*＝1(即此时的p1＝1)，x1也不再进行加计数，x1维持为上限幅值6。
图7给出的是包装数粒信号产生电路在数粒初始脉冲p1为0时的抗正脉冲干扰效果，以及数粒初始脉冲p1由0变为1的条件与过程。包装数粒信号产生电路在数粒初始脉冲p1为1时的抗负脉冲干扰效果，以及数粒初始脉冲p1由1变为0的条件与过程，与数粒初始脉冲p1为0时的抗正脉冲干扰效果，以及数粒初始脉冲p1由0变为1的条件与过程相同。设在时钟脉冲clk的采样点31之前clk对数粒初始脉冲p1的6个采样值均为1，数粒计数脉冲p2为1，采样点31至采样点45得到的采样值p1*、限幅累积计数值x1和数粒计数脉冲p2见表3。
表3采样点31-45的采样值p1*、限幅累积计数值x1和数粒计数脉冲p2
观察表3中采样点的情况，在采样点31-32，x1大于等于5，se1有效，re1无效，p2被置为1；在采样点33，x1大于1且小于5，se1、re1均无效，p2维持为1；在采样点34-38，x1大于等于5，se1有效，re1无效，p2被置为1；在采样点39-41，x1大于1且小于5，se1、re1均无效，p2维持为1；在采样点42-45，x1小于等于1，re1有效，se1无效，p2被置为0。在表3中的采样点43，x1已经达到了下限幅值0，在采样点44和45，p1*＝0(即此时的p1＝0)，x1也不再进行减计数，x1维持为下限幅值0。
在本实施例中，数粒计数脉冲p2与数粒初始脉冲p1之间为同相关系。如果将可控可逆计数器的功能改为：p1＝1时，可控可逆计数器进行减计数；p1＝0时，可控可逆计数器进行加计数，则数粒计数脉冲p2与数粒初始脉冲p1之间为反相关系。或者是在图5中将数粒计数脉冲p2改为从或非门fo3输出，则功能改变为，当se1有效、re1无效时，将数粒计数脉冲p2置为0；当se1无效、re1有效时，将数粒计数脉冲p2置为1；当se1和re1均无效时，数粒计数脉冲p2的状态不变；此时数粒计数脉冲p2与数粒初始脉冲p1之间为反相关系。如果同时进行上述修改，则数粒计数脉冲p2与数粒初始脉冲p1之间为同相关系。
以数粒计数脉冲p2与数粒初始脉冲p1之间为同相关系为例，从表2、表3及电路的工作原理可以得出结论，由于可控可逆计数器具有累积效应，当数粒初始脉冲p1的采样值在一段时间之内1的数量多于0的数量时，限幅累积计数值x1会趋向增大，使x1大于等于6-m并将数粒计数脉冲p2置为1；当数粒初始脉冲p1的采样值在一段时间之内0的数量多于1的数量时，限幅累积计数值x1会趋向减小，使x1小于等于m并将数粒计数脉冲p2置为0；该特性使本发明电路的可控可逆计数器具有自启动能力，限幅作用及数粒初始脉冲p1采样值p1*中的0，会使可控可逆计数器进入正常的限幅计数区间进行限幅加减计数。
由于抗干扰阈值m为大于等于0且小于3的整数，第一置位信号se1和第二置位信号re1不可能同时有效，因此，rs触发器的输出不会出现逻辑状态不确定的情况。
以数粒计数脉冲p2与数粒初始脉冲p1之间为同相关系为例做进一步的说明。当数粒初始脉冲p1使限幅累积计数值x1小于等于m，数粒计数脉冲p2置为0后，只要限幅累积计数值x1一直小于m，则数粒计数脉冲p2不会变为1；当数粒初始脉冲p1使限幅累积计数值x1大于等于6-m，数粒计数脉冲p2置为1后，只要限幅累积计数值x1一直大于6-m，则数粒计数脉冲p2不会变为0。当p1、p2都为低电平时，只要在p1中出现的正脉冲使p1采样值中连续出现大于等于6-m个为1的值，或者是，在连续6-m+2个p1采样值中出现6-m+1个为1的值，等等，则能够从p2输出与该p1中正脉冲相对应的正脉冲；当p1、p2都为高电平时，只要在p1中出现的负脉冲使p1采样值中连续出现大于等于6-m个为0的值，或者是，在连续6-m+2个p1采样值中出现6-m+1个为0的值，等等，则能够从p2输出与该p1中负脉冲相对应的负脉冲。当数粒初始脉冲p1由0变为1后，数粒计数脉冲p2需要限幅累积计数值x1经过几个采样脉冲周期的加计数延迟，才能使限幅累积计数值x1大于等于6-m，将p2置1；当数粒初始脉冲p1由1变为0后，数粒计数脉冲p2需要限幅累积计数值x1经过几个采样脉冲周期的减计数延迟，才能使限幅累积计数值x1小于等于m，将p2置0。当m取值越小时，数粒计数脉冲p2从0变1及从1变0的条件更加苛刻，电路的抗干扰效果更好，但数粒计数脉冲p2相对于数粒初始脉冲p1的延迟时间越大；反之，当m取值变大时，电路的抗干扰效果变差，但数粒计数脉冲p2相对于数粒初始脉冲p1的延迟时间变小。
采样时钟脉冲的周期要根据计数初始脉冲p1的脉冲宽度、变化速度和干扰脉冲的宽度确定。例如，若某包装生产线上的数粒初始脉冲p1脉冲宽度至少有12ms，其抖动干扰通常不超过数粒初始脉冲p1脉冲宽度的十分之一，因此，可以选择采样时钟脉冲的周期为1ms左右。
包装数粒信号产生电路中可控可逆计数器、rom存储器、抗干扰阈值选择器、rs触发器、振荡器中的全部，或者是部分功能可以采用pal、gal、cpld、fpga，或者是其他可编程逻辑器件、逻辑单元来实现。
除说明书所述的技术特征外，均为本领域技术人员所掌握的常规技术。